• Title/Summary/Keyword: 압축 칩

Search Result 82, Processing Time 0.028 seconds

A study on the fast deblocking filter for H.264/AVC (H.264/AVC에 적용 가능한 고속 deblocking 필터 연구)

  • Jung Duck-Young;Kim Won-Sam;Sonh Seung-Il
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2006.05a
    • /
    • pp.890-893
    • /
    • 2006
  • 동영상과 관련된 멀티미디어가 많은 관심을 받으며 영상 압축 기술에 대한 관심이 높아지고 있는 가운데, 최근 다른 표준보다 두 배 이상 좋은 새로운 비디오 코딩 표준인 H.264/AVC의 압축 기술이 발표되었다. 이 기술은 지상파 DMB와 PMP, 카메라폰 그리고 핸드폰의 게임과 음악 및 영상에 관련된 컨텐츠에서 고품질의 영상을 보다 효율적으로 제공한다. 이에 본 논문에서는 H.264/AVC의 부호화 과정에서 발생하는 오류로 인한 블록화를 최소화하기 위해 사용되는 deblocking 필터의 메모리와 처리속도의 향상을 제안하였다. 27*32SRAM을 사용하여 Vertical edge를 모두 처리하고 Horizontal edge를 처리하는 방식이 아닌 한 블록에 대한 Vertical edge후에 바로 Horizontal edge를 처리함으로써 28(prebuffering)19(Y)+32(Cb)+32(Cr)=188clocks에 $16\times16$ 블록 처리가 완료되는 deblocking 필터를 제안하여 하드웨어 설계언어인 VHDL언어로 설계하였다. 그리고 FPGA칩인 XCV1000E에 다운로드하여 칩 레벨의 시뮬레이션을 수행함으로써 설계된 deblocking 필터를 검증하였다.

  • PDF

A VLSI Design and Implementation of a Single-Chip Encoder/Decoder with Dictionary Search Processor(DISP) using LZSS Algorithm and Entropy Coding (LZSS 알고리즘과 엔트로피 부호를 이용한 사전탐색처리장치를 갖는 부호기/복호기 단일-칩의 VLSI 설계 및 구현)

  • Kim, Jong-Seop;Jo, Sang-Bok
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.103-113
    • /
    • 2001
  • This paper described a design and implementation of a single-chip encoder/decoder using the LZSS algorithm and entropy coding in 0.6${\mu}{\textrm}{m}$ CMOS technology. Dictionary storage for the dictionary search processor(DISP) used a 2K$\times$8bit on-chip memory with 50MHz clock speed. It performs compression on byte-oriented input data at a data rate of one byte per clock cycle except when one out of every 33 cycles is used to update the string window of dictionary. In result, the average compression ratio is 46% by applied entropy coding of the LZSS codeword output. This is to improved on the compression performance of 7% much more then LZSS.

  • PDF

Design of Compressed Memory Architecture for High Performance Computing (고성능 컴퓨터를 위한 압축 메모리 구조 설계)

  • Lee, Jang-Su;Hong, Won-Gi;Kim, Sin-Deok
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.26 no.2
    • /
    • pp.242-260
    • /
    • 1999
  • 실시간 데이터압축 기법은 저장 시스템의 용량과 저장 시스템간의 대역폭을 동시에 증가시킴으로써 프로세서-메모리, 메모리-디스크간의 성능 격차를 줄이기 위한 새로운 대안으로 연구되어 왔다. 하지만 압축데이타를 복원하는데 소요되는 시간은 압축 기법의 장점을 상쇄시킬 만큼 큰 오버헤드로 작용한다. 본 논문에서는 이러한 복원 오베헤드를 줄이기 위해 선택적 압축 기법과 복원 오버헤드 감춤 기법들을 적용한 선택적 압축 메모리 시스템을 제안하고 선택적으로 압축된 데이터를 효과적으로 접근하기 위한 캐쉬 구조와 메모리 운용방법을 제시한다. 제안된 선택적 압축 메모리 시스템의 성능은 분석적 모델과 트레이스 구동 방식의 실험을 통해 평가된다. 실험 결과에 따르면 선택적 압축 메모리 시스템의 성능은 데이터의 압축율과 응용 프로그램의 데이터 접근 유형에 따른 압축 블록의 참조율 및 복원 오버헤드를 줄이기 위해 장착된 복원 버퍼의 접근 성공률에 따라 좌우됨을 알 수있다. 복원 버퍼는 대부분의 벤치마크 프로그램들에 대해서 기존의 복원 오버헤드를 70% 이상 줄여 주며 이 경우 일반적인 메모리 시스템에 비해 최대 20%까지의 성능 향상을 보인다. 뿐만 아니라 선택적 압축 기법은 평균 47% 의 데이터 이동시간의 감소와 10%의 온 칩 캐쉬 접근 실패 횟수의 감소 효과를 제공한다.

Design and Analysis of Cutting Chip Collecting Apparatus for 5 Head Router Machine (압축공기 토출방식 절삭칩 회수장치 설계 및 해석)

  • 김현섭;이택민;김동수;최병오;김광영
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 2004.10a
    • /
    • pp.1133-1136
    • /
    • 2004
  • The structures of airplane consist of sheet metal part, heavy machined part, and so on, which generate enormous amounts of cutting chip when these parts are machined. The cutting chip detoriorates the part quality and production efficiency. Therefore, cutting chip collecting apparatus is necessary for better quality and efficiency. In this study, blowing type cutting chip collecting apparatus was newly proposed and the concept design of the apparatus was examined through numerical analysis. Computations using the mass-averaged implicit 2D Navier-Stokes equations are applied to predict the nozzle flow field. The standard k-e turbulent model are employed to close the governing equations. Consequently, this study shows that the suggested blowing type cutting chip collecting apparatus can be alternative to existing expensive chip collecting apparatus.

  • PDF

디지털 TV용 칩 세트

  • 서철교;박희복
    • The Magazine of the IEIE
    • /
    • v.25 no.5
    • /
    • pp.71-78
    • /
    • 1998
  • 디지털 TV 방송을 수신하기 위한 디지털 TV 수신기의 핵심 부품을 5개의 IC로 개발하였다. 5개의 칩 세트는 VSB로 변조된 신호를 수신하기 위한 2개의 채널 디코더 IC와 3개의 비디오 신호처리 IC로 구성되어 있다. VSB 수신용 IC는 Syne 및 Timing 복구와 채널 등화 기능을 수행하는 SyncEq와 전송시의 오류를 정정하는 VSB 채널 디코더로 구성되며, 비디오 신호 처리부는 MPEG2 다중화 방식의 Transport Stream을 디코딩하기 위한 역다중화용 IC와 MPEG2 비디오 압축/신장 규격의 MP@HL의 비트스트림을 디코딩하기 위한 비디오 디코더 및 18가지 비디오 포맷을 단일한 출력 포멧으로 변환하여 주며 OSD 등 디스플레이 기능을 위한 비디오 디스플레이 처리용 IC로 구성되어 있다. 이 칩 세트는 VHDL로 설계되었으며 RTL 시뮬레이션과 하드웨어 Emulator로 시스템 레벨에서 검증되었고 0.6u, TLM, CMOS 공정을 이용하여 제작되었다.

  • PDF

FPGA-based One-Chip Architecture and Design of Real-time Video CODEC with Embedded Blind Watermarking (블라인드 워터마킹을 내장한 실시간 비디오 코덱의 FPGA기반 단일 칩 구조 및 설계)

  • 서영호;김대경;유지상;김동욱
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.29 no.8C
    • /
    • pp.1113-1124
    • /
    • 2004
  • In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel fur the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit of a field synchronized with the A/D converter. The implemented H/W used the 69%(16980) LAB(Logic Array Block) and 9%(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation of 60 fields/sec(30 frames/sec).

A Study on Simulation of Chip Recycling System for the Management of Cutting Chip in 5-Axis FMS Line (5축 FMS라인의 절삭 칩 처리를 위한 칩 회수처리장치 시뮬레이션에 관한 연구)

  • Lee, In-Su;Kim, Hae-Ji;Kim, Deok-Hyun;Kim, Nam-Kyung
    • Journal of the Korean Society of Manufacturing Process Engineers
    • /
    • v.12 no.6
    • /
    • pp.175-181
    • /
    • 2013
  • The primary element of machining automation is to maximize the utilization of machine tools, which determines the output and lead-time. In particular, 95% of raw materials for wing ribs are cut into chips and 0.6 ton of chips are generated every hour from each machine tool. In order to verify the chip recycling system that controls the chips from the machines in five-axis FMS line, a simulation of the virtual model is constructed using the QUEST simulation program. The optimum speed of the chip conveyor and its operating conditions that directly affect the efficiency of the FMS line are presented including the chip conveyor speed, the maximum capacity of the hopper, and the number of chip compressors.

Design and Evaluation of Cache Structure for Semi-packed Instruction (부분 압축 명령어를 위한 캐쉬 구조의 설계 및 평가)

  • Hong, Won-Gi;Lee, Seung-Yeop;Kim, Sin-Deok
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.28 no.5
    • /
    • pp.245-258
    • /
    • 2001
  • VLIW에서는 프로그램 코드를 병렬화 하는 작업이 모두 컴파일러에 의해서만 이루어진다. 따라서 병렬로 수행될 연산어들을 명시적으로 나타내 주어야 하며, 이를 위한 명령어 인코딩 방식으로 전개 인코딩 방식과 압축 인코딩 방식이 사용되어 왔다. 각 인코딩 방식들은 명령어의 적재 및 검색을 위해 서로 다른 캐쉬 구조를 필요로 하는데, 전개 인코딩 방식으로 비압축 캐쉬를 압축 인코딩 방식으로 압축 캐쉬를 사용하고 있다. 그러나 이들은 각각 무효 연산어로 인한 메모리 활용 효율 저하와 복원 과정으로 인한 명령어 인출 오버헤드의 증가라는 문제점을 안고 있다. 본 논문에서는 부분적으로 명령어 길이를 일정하게 유지하는 부분 압축 인코딩을 사용해 메모리 활용 효율을 높이는 동시에 명령어 인출 오버헤드를 줄일 수 있는 분할 캐쉬 구조를 제안한다. 각 캐쉬 구조를 구현하는데 필요한 칩 영역을 계산하여, 분할 캐쉬가 비교적 비용 효율적인 캐쉬 구조임을 확인하였다. 모의 실험을 통한 메모리 활용 효율 측정 결과 하드웨어 비용의 증가를 고려하더라도 분할 캐쉬는 비압축 캐쉬에 비해 최고 약 3배의 메모리 활용 효율을 얻을 수 있었다. 각 캐쉬 구조를 일차 캐쉬로 하는 VLIW 시스템들의 성능 측정 결과는 TCSC(블록 집중형 분할 캐쉬)를 사용한 시스템이 비용 대비 성능 면에서 가장 우수한 것으로 나타났다.

  • PDF

Acceleration of CNN Model Using Neural Network Compression and its Performance Evaluation on Embedded Boards (임베디드 보드에서의 인공신경망 압축을 이용한 CNN 모델의 가속 및 성능 검증)

  • Moon, Hyeon-Cheol;Lee, Ho-Young;Kim, Jae-Gon
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2019.11a
    • /
    • pp.44-45
    • /
    • 2019
  • 최근 CNN 등 인공신경망은 최근 이미지 분류, 객체 인식, 자연어 처리 등 다양한 분야에서 뛰어난 성능을 보이고 있다. 그러나, 대부분의 분야에서 보다 더 높은 성능을 얻기 위해 사용한 인공신경망 모델들은 파라미터 수 및 연산량 등이 방대하여, 모바일 및 IoT 디바이스 같은 연산량이나 메모리가 제한된 환경에서 추론하기에는 제한적이다. 따라서 연산량 및 모델 파라미터 수를 압축하기 위한 딥러닝 경량화 알고리즘이 연구되고 있다. 본 논문에서는 임베디트 보드에서의 압축된 CNN 모델의 성능을 검증한다. 인공지능 지원 맞춤형 칩인 QCS605 를 내장한 임베디드 보드에서 카메라로 입력한 영상에 대해서 원 CNN 모델과 압축된 CNN 모델의 분류 성능과 동작속도 비교 분석한다. 본 논문의 실험에서는 CNN 모델로 MobileNetV2, VGG16 을 사용했으며, 주어진 모델에서 가지치기(pruning) 기법, 양자화, 행렬 분해 등의 인공신경망 압축 기술을 적용하였을 때 원래의 모델 대비 추론 시간 및 분류의 정확도 성능을 분석하고 인공신경망 압축 기술의 유용성을 확인하였다.

  • PDF

New Codebook Structure For A High-Quality CELP Speech Coder (고성능 CELP 음성 압축기를 위한 새로운 코드북 구조)

  • 박호종;권순영
    • The Journal of the Acoustical Society of Korea
    • /
    • v.17 no.2
    • /
    • pp.43-49
    • /
    • 1998
  • 본 논문에서는 고성능 CELP 음성 압축기를 위한 "Boaseline 코드벡터"와 "Implied 코드벡터"로 구성되는 새로운 구조의 코드북을 제안한다. Implied 코드벡터는 피치 주기 이 전의 합성음으로부터 구하여지며 여기(勵起)신호의 피치 구조를 강화하여 합성음의 음질을 향상시킨다. Implied 코드벡터는 전달되지 않고 인코더 및 디코더에서 각각 합성음을 이용 하여 독립적으로 구하여진다. 또한 펄스와 랜덤 성분을 모두 가지는 복합 여기방식을 이용 하여 음질을 더욱 향상시킨다. 제안된 코드북 구조를 이용하여 10msec프레임을 가지는 8kbps CELP 음성 압축기를 설계하여 하나의 DSP칩에 실시간 구현 하였고, 이것의 성능을 SNRseg와 MOS로 측정하였다. 평균 SNRseg는 12.14dB로 CS-ACELP의 SNRseg보다 6dB 높고, 조용한 환경에서의 MOS는 3.80으로 G.729 CS-ACELP의 MOS보다 0.02 높다.

  • PDF