• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1471-1479
• /
• 2017

2,048 비트의 키 길이를 지원하는 RSA 공개키 암호 프로세서를 설계하였다. RSA 암호의 핵심 연산인 모듈러 곱셈기를 워드 기반의 몽고메리 곱셈 알고리듬을 이용하여 설계하였으며, 모듈러 지수승 연산은 Left-to-Right(LR) 이진 멱승 알고리듬을 이용하여 구현하였다. 모듈러 곱셈에 8,448 클록 사이클이 소요되며, RSA 암호화와 복호화에 각각 185,724 클록 사이클과 25,561,076 클록 사이클이 소요된다. 설계된 RSA 암호 프로세서를 Virtex 5 FPGA로 구현하여 하드웨어 동작을 검증하였다. $0.18{\mu}m$ CMOS 표준셀을 사용하여 100 MHz의 동작 주파수로 합성한 결과, RSA 암호 프로세서는 12,540 GE로 구현되었고, 12 kbit의 메모리가 사용되었다. 동작 가능한 최대 주파수는 165 MHz로 평가되었으며, RSA 암호화, 복호화 연산에 각각 1.12 ms, 154.91 ms가 소요되는 것으로 예측되었다.

• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1401-1410
• /
• 2017

암호통신에서 암호기와 복호기 간의 암호 알고리즘 내부 상태 동기와 스트림 동기를 일치시키는 암호동기 기능은 암호통신 품질에 많은 영향을 준다. 암호통신 중 송신기와 수신기 간에 동기 이탈이 발생하면 재동기를 이루기까지 통신 불능 상태가 된다. 특히 BER이 높은 무선 채널에서 이루어지는 암호통신에서는 암호동기 성능이 암호통신의 품질을 좌우하는 요소가 된다. 본 논문에서는 BER이 높은 잡음 환경에서도 동기 성능을 향상시킬 수 있는 새로운 형태의 암호동기신호 생성 및 검출 기법을 제안하였다. 제안한 방법에서는 최대길이 시퀀스 기반의 마스킹 구조 형태로 동기신호를 생성하고, 최대길이 시퀀스의 상관함수 특성을 이용하여 동기신호를 검출한다. 다양한 모의실험을 통해 제안한 마스킹 구조 형태의 동기신호가 기존의 연접 형태의 동기신호에 비하여 잡음환경에서 우수한 동기 성능을 보임을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 춘계학술대회
• /
• pp.163-165
• /
• 2018

GF(p)상 타원곡선 암호(ECC)와 RSA를 단일 하드웨어로 통합하여 구현한 공개키 암호 프로세서를 설계하였다. 설계된 EC-RSA 공개키 암호 프로세서는 NIST 표준에 정의된 소수체 상의 224-비트 타원 곡선 P-224와 2048-비트 키 길이의 RSA를 지원한다. ECC와 RSA가 갖는 연산의 공통점을 기반으로 워드기반 몽고메리 곱셈기와 메모리 블록을 효율적으로 결합하여 최적화된 데이터 패스 구조를 적용하였다. EC-RSA 공개키 암호 프로세서는 Modelsim을 이용한 기능검증을 통하여 정상동작을 확인하였으며, $0.18{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 11,779 GEs와 14-Kbit RAM의 경량 하드웨어로 구현되었다. EC-RSA 공개키 암호 프로세서는 최대 동작주파수 133 MHz이며, ECC 연산에는 867,746 클록주기가 소요되며, RSA 복호화 연산에는 26,149,013 클록주기가 소요된다.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1589-1596
• /
• 2017

동기식 암호통신은 암호기와 복호기 간에 암호동기를 일치시키기 위하여 동기신호를 암호문에 부가하여 전송한다. 따라서 평문통신에 비하여 데이터 전송률이 낮아지고 전송 지연이 발생하게 되는데, 특히 무선채널과 같이 열악한 환경 등에서는 동기신호의 주기적인 전송이 요구되므로 동기신호 전송 방식은 암호통신의 품질을 좌우할 수 있다. 본 논문에서는 암호통신에서 전송 대역의 추가 없이 동기신호를 전송할 수 있는 새로운 형태의 동기신호 전송 기법과 이를 이용한 재동기 방식을 제안하였다. 제안한 방법에서는 동기신호를 전송 데이터 내에 워터마크 형태로 삽입하여 전송하고, 수신기에서 추출된 워터마크로부터 동기신호를 검출한다. 영상 데이터를 대상으로 한 모의실험을 통해 제안한 워터마킹 기반의 동기신호 전송 방법이 전송률 측면에서 효율적이며, 동기 검출을 안정적으로 지원할 수 있음을 확인하였다.

• 융합정보논문지
• /
• 제9권1호
• /
• pp.142-150
• /
• 2019

본 연구는 블루투스 기반의 암호모듈을 활용하여 전산기 및 클라우드 데이터를 암 복호화하는 파일관리 보안시스템으로 개인정보의 오남용과 사회적, 국가적 정보보호 측면에서 반드시 필요한 솔루션이다. 클라우드 환경에서 SFMS(; Safe File Management Security) 관련 블루투스 암호모듈에 대한 H/W와 S/W를 개발하여 펌웨어 개발과 암호키 생성 및 발급, 시스템 모바일용 Client 프로그램, 키 관리 시스템 등을 적용하였다. 단말 내부 암 복호화는 파일별로 키값이 별도로 존재함으로 해킹 자체가 원천적으로 불가능 한 높은 안전성을 확보할 수 있는 SFMS 개발하였다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.39-44
• /
• 2009

통신 기술이 발달하면서 유무선을 통한 네트워크 접속이 빈번해지고 고화질의 비디오/오디오 압축 방식의 출현으로 데이터의 교류는 더욱 활발해지고 있다. 데이터 교류의 증가로 개인 정보와 비디오/오디오 콘텐츠 등의 사업적 이윤을 목적으로 하는 유료정보에 대한 접근권한과 보호가 중요한 요소로 인식되고 있다. 따라서 본 논문에서는 타원 곡선 암호화 알고리즘을 이용한 디지털 미디어 저작권 보호 기술을 제안한다. 제안된 방식에서는 H.264 영상신호의 핵심 파라미터만을 암호화하여 암호 및 복호에 따른 부담을 줄이고 해당 정보를 복호하지 못할 경우 영상 재생이 안 되거나 매우 열악한 화질의 영상이 재생되도록 한다. 이러한 시스템을 구현하기 위해서는 영상 재생 단말기에 암호 복호화 하드웨어가 필요하다. 제안된 시스템의 동작을 검증하기 위해 재구성 가능한 타원곡선 암호화 프로세서를 구현하고 H.264 영상 복호기에 적용하였다. 검증 결과 암호화된 데이터를 복호하지 못하는 경우 영상이 제대로 재생되지 않음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1609-1617
• /
• 2019

ECC (Elliptic Curve Cryptography)와 RSA를 기반으로 하는 다양한 공개키 암호 프로토콜 구현을 지원하는 하드웨어 가속기 설계에 관해 기술한다. NIST 표준으로 정의된 소수체 상의 5가지 타원곡선과 3가지 키길이의 RSA를 지원하며 또한, 4가지 타원곡선 점 연산과 6가지 모듈러 연산을 지원하도록 설계되어 ECC와 RSA 기반 다양한 공개키 암호 프로토콜의 하드웨어 구현에 응용될 수 있다. 저면적 구현을 위해 내부 유한체 연산회로는 32 비트의 데이터 패스로 설계되었으며, 워드 기반 몽고메리 곱셈 알고리듬, 타원곡선 점 연산을 위해서는 자코비안 좌표계, 그리고 모듈러 곱의 역원 연산을 위해서는 페르마 소정리를 적용하였다. 설계된 하드웨어 가속기를 FPGA 디바이스에 구현하여 EC-DH 키교환 프로토콜과 RSA 암호·복호 둥작을 구현하여 하드웨어 동작을 검증하였다. 180-nm CMOS 표준 셀 라이브러리로 합성한 결과, 50 MHz 클록 주파수에서 20,800 등가게이트와 28 kbit의 RAM으로 구현되었으며, Virtex-5 FPGA 디바이스에서 1,503 슬라이스와 2개의 BRAM으로 구현되었다.

• 반도체공학회 논문지
• /
• 제1권1호
• /
• pp.1-8
• /
• 2023

본 논문에서는 High-Level Synthesis(HLS)을 이용하여, 차세대 양자내성암호인 Crystals-Kyber를 하드웨어 가속기로 설계하여 FPGA에 구현하였으며, 성능 분석결과 우수성을 제시한다. Crystals-Kyber 알고리즘을 Vitis HLS 에서 제공하는 여러 Directive 를 활용해서 최적화 설계를 진행하고, AXI Interface 를 구성하여 FPGA-기반 양자내성암호 하드웨어 가속기를 설계하였다. Vivado 툴을 이용해서 IP Block Design 를수행하고 ZYNQ ZCU106 FPGA 에 구현하였다. 최종적으로 PYNQ 프레임워크에서 Python 코드로 동영상 촬영 및 H.264 압축을 진행한 후, FPGA 에 구현한 Crystals-Kyber 하드웨어 가속기를 사용해서 동영상 암호화 및 복호화 처리를 가속화하였다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.67-74
• /
• 2008

다양한 하드웨어 공유 및 최적화 방법을 적용하여 저면적/고성능 AES(Advanced Encryption Standard) 암호/복호 프로세서를 설계하였다. 라운드 변환블록 내부에 암호연산과 복호연산 회로의 공유 및 재사용과 함께 라운드 변환블록과 키 스케줄러의 S-Box 공유 등을 통해 회로 복잡도가 최소화되도록 하였으며, 이를 통해 S-Box의 면적을 약 25% 감소시켰다. 또한, AES 프로세서에서 가장 큰 면적을 차지하는 S-Box를 합성체 $GF(((2^2)^2)^2)$ 연산을 적용하여 구현함으로써 $GF(2^8)$ 또는 $GF((2^4)^2)$ 기반의 설계에 비해 S-Box의 면적이 더욱 감소되도록 하였다. 64-비트 데이터패스의 라운드 변환블록과 라운드 키 생성기의 동작을 최적화시켜 라운드 연산이 3 클록주기에 처리되도록 하였으며, 128비트 데이터 블록의 암호화가 31 클록주기에 처리되도록 하였다. 설계된 AES 암호/복호 프로세서는 약 15,870 게이트로 구현되었으며, 100 MHz 클록으로 동작하여 412.9 Mbps의 성능이 예상된다.

• 한국콘텐츠학회논문지
• /
• 제1권1호
• /
• pp.74-82
• /
• 2001

시각암호는 정보보호 분야에서 중요한 정보를 암호화하여 복수 회원에게 분산시킨 후 회원의 합의에 의하여 해독이 가능하게 하는 thresholding scheme을 디지털 시스템인 아닌 인간의 시각 시스템으로 복호가 가능하게 하였다. 그러나 이러한 방법은 표현의 한계로 인하여 몇 가지 문제점을 안고 있었다. 이후 인간의 시각을 대신하여 레이저를 사용하는 광시각암호가 제안되어 광학 시스템에 암호 기법을 적용할 수 있게 되었다. 그러나 이 시스템은 기존의 시각 암호의 문제점을 완전히 극복하지 못함으로 인하여 또 다른 문제를 발생하였다. 이것은 데이터 처리 시스템을 시각에서 광학으로 전환하는 과정에서 발생하기 때문에 문제의 분석과 해결 역시 광학적으로 접근하는 것이 타당하다. 본 논문에서는 상관기를 이용하여 광시각 암호의 처리에서 발생하는 잡음의 정도와 암호 특성을 주파수 관점에서 분석한다.