• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1948.1_1949.1
• /
• 2009

본 논문에서는 냉음극관(CCFL) 구동 제어기 설계 법을 제안한다. 구성 되어지는 제어기는 오피 앰프와 저항 그리고 콘덴서로 이루어진 아날로그 제어기로서 비교적 간단한 구성으로 이루어지며 각 파라메터를 설계하기 위해 특성비 지정법(C.R.A)이 사용된다. 제안되어진 제어기 설계방법으로 실제 실험 제어기를 제작하여 제어기의 성능실험을 하였으며 매우 우수한 특성을 얻을 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.421-422
• /
• 2012

본 논문은 넓은 범위에서 변화하는 입력 전압과 출력 전류 조건에서 동작하는 공진형 직류-직류 컨버터의 디지털 제어기 해석 및 설계에 대해 기술한다. LLC 직렬 공진형 컨버터의 전력 변환단 동 특성을 기반으로 디지털 제어기를 해석 및 설계하고, DSP 기능을 내장한 16 비트 마이크로 컨트롤러를 이용하여 제어기를 구현한다. 개발된 디지털 제어기를 150W 공진형 컨버터 보드에 적용하여 설계 이론을 실험적으로 검증하고, 종래의 아날로그 제어기를 적용한 컨버터와의 장단점과 동 특성을 비교 검증한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.11a
• /
• pp.119-124
• /
• 2010

디지털 제작, 압축 기술의 발전, 유무선 인터넷 보급 확산, 다양한 전송 및 서비스 플랫폼의 등장, 전송 기술의 광대역화, 단말 기술의 발전, 라이프스타일 변화와 킬러 서비스 등장으로 미디어 시장은 급속도로 발전하고 있다. 지상파 방송은 아날로그에서 디지털로 전환하고 있으며, 고화질, 다채널, 모바일, 3D 서비스를 제공하거나 제공할 예정에 있다. 현재 디지털 TV는 아날로그 TV와 동시 방송 형태로 제공되고 있지만 2012년말 디지털 TV로 완전한 전환을 앞두고 있으며, 모바일 TV인 DMB는 2005년말 본방송을 시작하여 전국 서비스를 제공하고 방송 커버리지를 확장하고 있다. FM과 AM의 디지털화를 위한 디지털 오디오 방송도 방식 선정을 위한 절차가 진행 중이다. 전파는 송신소에서 단말까지 전송되는 도중 신호레벨 감쇠, 페이딩, 왜곡, 잡음 유입 등을 겪게 된다. 양질의 지상파 방송을 제공하기 위해서는 전파가 수신 가능한 상태 이상의 양호한 상태로 시청자에게 전달되어야 한다. 이를 위해 방송사는 방송 수신 품질을 측정하고 수신이 불량한 지역에 대해서는 송신기 설치, 송신 출력 증강, 중계기 설치 등을 통해 양질의 서비스 제공이 가능한 방송 서비스 영역을 확대한다. 다양한 지상파 방송 매체에서 수신 품질 평가를 위해 가장 많이 측정하는 항목은 전계강도이다. 대부분의 경우 어떤 지역의 전계강도가 해당 매체가 요구하는 기준 레벨 이상이면 해당 지역을 양호 지역으로 평가한다. 본 논문에서는 다양한 지상파 방송 매체에 대한 전계강도를 측정하고 이를 분석할 수 있는 시스템을 제안하고자 한다. 제안 시스템을 이용하면 자동화된 절차에 의해 최단 시간에 다양한 지역에 대한 방송 수신 품질을 측정하고, 그 결과를 분석하여 방송 서비스 영역에 대한 평가를 내릴 수 있으며, 측정결과를 DB로 관리하여 동일 채널에 대한 이전 측정결과와 비교 분석, 다른 채널과 전계강도 비교 분석을 통해 특정 송신기 출력이 감소되거나 특정 안테나 출력에 문제가 발생한 경우에도 이를 쉽게 감지하여 최적의 방송망 구축 및 관리가 가능하다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.10a
• /
• pp.115-115
• /
• 2003

최근 회전기계에 대한 세계적인 기술추세를 볼 때 해를 거듭할수록 더욱 정밀해지고 고속화에 대한 요구가 한층 증대되고 있으며 이러한 측면에서 여러 분야에 우수한 장점을 지니고 있는 능동적 자기베어링의 회전축계 활용에 대한 연구가 활발히 진행되고 있다. 특히 프랑스를 중심으로 한 미국, 일본 등이 이에 대한 연구를 활발하게 수행하여 고속 공작기계 스핀들을 비롯한 고진공 펌프 및 각종 터어빈, 압축기 등에 실용화시키는 단계에 있다. 그러나 국내 관련기술에 대한 연구는 연구소, 학계를 중심으로 실험실적인 기초연구로서 부분적으로 수행하는 단계에 있으며 관련분야 활용을 위한 본격적인 연구는 수행되지 못하고 있는 실정이고 이를 실용화시키기 위한 일환으로 능동적 자기 베어링의 회전 축계를 구성하고 있는 요소기술 중 하나인 전력 증폭기의 개발이 이뤄져야 할 필요성이 있는데 본 논문에서는 네트웍 기반 전력 증폭기 개발을 시도하였다. 전력 증폭기는 크게 리니어 앰프와 스위칭 앰프로 구분된다. 리니어 앰프의 경우 회로가 간단하고 노이즈가 비교적 작다는 장점이 있지만 전력손실 및 발열이 크기 때문에 에너지 측면에서 저 효율이라는 점과 따로 방열판을 부착해야 한다는 단점을 가지고 있고, 스위칭 앰프의 경우 전력손실이 작은 반면, 회로가 비교적 복잡하고 노이즈의 발생 가능성이 높다는 단점이 있다. 본 논문에선 위 두 가지 방식을 혼합한 혼합형 전력 증폭기로 설계하였다. 또한 기존에 전력증폭기의 경우 상위 주제어기로부터 제어량을 아날로그 신호로 통신하기 때문에 발생할 수 있는 EMI 노이즈신호에 대한 대책을 세워야 하는데 본 연구를 통해 개발된 전력증폭기는 따로 보조제어기(TMS320LF2406A)를 두어 상위 주제어기에 전력증폭기의 상태값을 궤환할 수 있도록 명령 신호체계를 전체 시스템의 샘플링 시간을 고려하여 비교적 전송 속도가 빠른 CAN(Controller Area Network)으로 구축하여 주제어기와 전력 증폭기간에 양방향 통신이 가능하도록 하였다. 이로써 전력증폭기의 상태정보를 알 수 있다. 따라서 본 논문에서는 칩 설계기술의 발전으로 가격대 성능비가 우수한 DSP(TMS320LF2406A)를 이용하여 과거의 아날로그 방식의 명령신호체계를 디지털 신호체계로 바꿈으로써 네트웍을 통해 전력증폭기의 상태진단 가능성을 검증한다.

• Journal of IKEEE
• /
• v.26 no.4
• /
• pp.577-583
• /
• 2022

Verilog-HDL-based modeling can be performed to confirm the fast operation characteristics after setting the design parameters of each block considering the stability of the system by performing linear phase-domain modeling on the phase-locked loop. This paper proposed Verilog-HDL modeling including DCO noise and DTC nonlinear characteristic. After completing the modeling, the time-domain transient simulation can be performed to check the feasibility and the functionality of the proposed PLL system, then the phase noise result from the system design based on the functional model can be verified comparing with the ideal phase noise graph. As a result of the comparison of simulation time (6 us), the Verilog-HDL-based modeling method (1.43 second) showed 484 times faster than the analog transistor level design (692 second) implemented by TSMC 0.18-㎛.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.74-76
• /
• 2008

본 논문에서는 LLC 하프 브릿지 공진형 컨버터의 디지털 제어기 설계 및 실제적인 구현에 대해 기술한다. 분석된 LLC 컨버터의 소신호 특성을 기반으로 discrete domain에서 디지털 제어기를 설계 하였다. 설계된 디지털 제어기는 SMPS용으로 특성화된 Microchips사의 마이크로컨트롤러(MCU)인 dsPIC33f를 이용하여 구현되었으며, 아날로그 제어기와의 성능 비교는 실험을 통하여 검증 한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.10C
• /
• pp.1019-1024
• /
• 2007

In this paper, the 10bit 20MHz pipelined analog-to-digital converter that is able to apply to WLAN system was modeled for ADC design. Each blocks in converter such as sample and hold amplifier(SHA), comparator, multiplyng DAC(MDAC), and digital correction logic(DCL) was modeled. The pipelined ADC with these modeled blocks takes 1/50 less time than the one of simulation using HSPICE.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2001.10a
• /
• pp.271-274
• /
• 2001

In this paper, optimal digital design is studied within the framework of sampled-data control theory. In particular, multirate discretization of analog controller is considered using an H$_2$optimality criterion. Solutions are obtained via multirate H$_2$optimization with a causality constraint due to the multirate structure. In design example, the comparison of the proposed methods is made with the conventional discretization methods, and demonstrate the superiority of the multirate design method.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.16 no.1 s.92
• /
• pp.49-55
• /
• 2005

In this paper, the phase locked harmonic oscillator(PLHO) using the analog PLL(Phase Locked Loop) is designed and implemented for a wireless LAN system. The harmonic oscillator is consisted of a ring resonator, a varactor diode and a PLL circuit. Because the fundamental fiequency of 8.5 GHz is used as the feedback signal for the PLL and the 2nd harmonic of 17.0 GHz is used as the output, a analog frequency divider for the phase comparison in the PLL system can be omitted. For the simple PLL circuit, the SPD(Sampling Phase Detector) as a phase comparator is used. The output power of the phase locked harmonic oscillator is 2.23 dBm at 17 GHz. The fundamental and 3rd harmonic suppressions are -31.5 dBc and -29.0 dBc, respectively. The measured phase noise characteristics are -87.6 dBc/Hz and -95.4 dBc/Hz at the of offset frequency of 1 kHz and 10 kHz from the carrier, respectively.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.5
• /
• pp.1030-1037
• /
• 2009

SAW Sensor is greatly developed today and Reader Platform which uses SAW Sensor for temperature or pressure is required to use TDS method for low power and high speed processing. For to use this Platform, high speed timer is required to measure a short interval between reference signal and reflectior's signal. This paper proposes that platform receive SAW Sensor's signals and transform digital signal through comparator. Next the transformed signal is measured by Timer Platform and the measured interval is displayed with time. This paper proposes method of measurment of time with nano sec unit.