• Journal of Advanced Navigation Technology
• /
• v.18 no.3
• /
• pp.229-235
• /
• 2014

This paper presents the Doherty power amplifier with a digitally controlled analog predistorter circuit of Scintera Corp. to produce high power efficiency and high linearity performance. The analog predistorter improves the linearity performance because of controlling amplitude and phase values of input signal in order to improve intermodulation performance of power amplifier. Also, the power amplifier is designed by the Doherty technology to obtain the high efficiency performance. To validate the Scintera's analog predistorter, we are implemented the power amplifier with Doherty method at center frequency 2150 MHz. Compared with the balanced amplifier, the power amplifier is improved above 11% enhanced efficiency and more than 15 dB ACPR improvement.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.9
• /
• pp.1847-1855
• /
• 2012

A 1V 1.6-GS/s 6-bit flash analog-to-digital converter (ADC) with a clock calibration circuit is proposed. A single track/hold circuit with a bootstrapped analog switch is used as an input stage with a supply voltage of 1V for the high speed operation. Two preamplifier-arrays and each comparator composed of two-stage are implemented for the reduction of analog noises and high speed operation. The clock calibration circuit in the proposed flash ADC improves the dynamic performance of the entire flash ADC by optimizing the duty cycle and phase of the clock. It adjusts the reset and evaluation time of the clock for the comparator by controlling the duty cycle of the clock. The proposed 1.6-GS/s 6-bit flash ADC is fabricated in a 1V 90nm 1-poly 9-metal CMOS process. The measured SNDR is 32.8 dB for a 800 MHz analog input signal. The measured DNL and INL are +0.38/-0.37 LSB, +0.64/-0.64 LSB, respectively. The power consumption and chip area are $800{\times}500{\mu}m2$ and 193.02mW.

• The Bulletin of The Korean Astronomical Society
• /
• v.37 no.2
• /
• pp.184.1-184.1
• /
• 2012

위성은 위성의 상태제어를 위한 명령부와 해당 명령이 기능대로 수행된 것을 확인하기 위한 상태정보 획득부로 구성된다. 명령부는 위성의 버스 플랫폼에 따라서 다양한 구조 (전압, 전류, 펄스폭, 형태등)를 갖지만, 상태정보획득은 명령부에 비해서 공통적인 특성을 갖게 된다. 또한 명령부는 +17V 또는 +28V등의 고전압, 고전류의 요구조건이 필요하지만, 상태정보 획득은 아날로그용 (+15V or +12V)또는 디지털용 (+5V)로 전압과 전류조건이 명령부에 비해서 요구조건이 완화된다. 상태정보획득은 relay 상태를 획득하는 matrix 구조로된 TM matrix와 아날로그 전압 상태정보를 단일채널을 통해 획득하는 Analog 단일 채널부와 정밀한 아날로그 정보 획득을 위한 차등 Analog 채널부, 기준전압과의 비교를 통한 이진상태부와 정전류를 통한 Thermistor 상태정보 획득부로 구성이 된다. 본 논문에서는 $16{\times}8$ matrix로 구성된 TM matrix 획득부와 300채널의 단일채널 아날로그 전압 획득부, 64채널 차등 아날로그 전압획득부 및 64채널 이진상태 획득부와 16채널로 구성된 정전류 thermistor 아날로그 상태정보 획득부의 구현 방법 및 프로세서보드와의 접속을 위한 UART 접속구조등에 대한 내용과 보드 사이즈 제약사항등의 구현에 대한 개발에 대해서 평가하고자 한다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.157-158
• /
• 2013

본 논문은 넓은 범위에서 변화하는 입력 전압과 출력 전류 조건에서 동작하는 디지털 제어 방식 공진형 DC-DC 컨버터의 동특성 개선에 대해 기술한다. LLC 직렬 공진형 컨버터의 아날로그 전력 변환단 동특성을 기반으로 150W 디지털 공진형 컨버터 실험보드에 적용하여 아날로그 제어 방식과 디지털 제어방식의 폐루프 성능을 비교한다. 디지털 제어기는 Emulation 방식을 이용하여 설계한다. 제어기 설계의 이론 검증 및 분석은 PSIM Simulation과 실험 측정으로 비교 검증한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.11 no.5
• /
• pp.447-453
• /
• 2006

This paper proposes that 5 phase step motor drive system has high performance utilizing a micro step control with a current controller. Also this paper proposes an analog current controller to minimize size of the 5 phase step motor drive system. It has better advantages of cost and noise and heating than commercial products. As a result, Applying this system to position control robot the validity of suggested analog current controller and driver system is verified.

• 한국HCI학회:학술대회논문집
• /
• 2006.02a
• /
• pp.1056-1062
• /
• 2006

소니컴퓨터엔터테인먼트의 플레이스테이션(R)이나 마이크로소프트의 엑스박스(R)등의 비디오 게임기가 차지하고 있는 시장의 크기가 점점 커지고 있고, 이에 적용되는 기술도 점점 발전하고 있다. 최근에는 무선랜이나 블루투스 등의 기술을 통한 네트워크 연결을 통해 인터넷 접속이 가능해졌고, 간단한 문서 편집이나 개인 정보 관리 기능도 추가되었다. 이러한 기능들이 추가되면서 비디오 게임기에 문자를 입력하는 방법의 필요성이 일어나고 있다. 하지만 비디오 게임기의 기본 입력 장치인 아날로그 스틱을 이용하여 한국어를 입력하는 방법에 대한 연구는 부족한 상태이다. 본 논문에서는 한글의 창제원리를 이용하여 자음과 모음을 각각 아래쪽, 위쪽, 왼쪽, 오른쪽의 네 가지 기본 그룹으로 분류하고, 시계 방향 회전과 반시계 방향 회전을 이용해서 자모를 매핑하는 새로운 한국어 입력 방법인 ASK-HIM을 제안한다. ASK-HIM 은 화면 키보드와 비교를 하였을 때 좀 더 좋은 결과를 보여주었고, 단순한 방식으로 사용이 편리하다는 장점을 지니고 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.1
• /
• pp.1-5
• /
• 2002

A common way to design a digital control system is to design an analog controller first and discretize it for digital implemention. In this paper, optimal digital controller design is studied within the framework of sampled -data control theory. In particular, multirate discretization of analog controller is considered using an Η$_2$optimality criterion. Solutions are obtained via multirate H2 optimization with a causality constraint due to the multirate structure. In design example, the comparison of the proposed methods is made with the conventional discretization methods, and demonstrate the superiority of the multirate design method.

• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.87-88
• /
• 2013

본 논문에서는 모듈형 멀티레벨 컨버터(Modular Multi-level Converter, MMC)의 제어기를 설계에 있어 시간 지연을 고려한 디지털 제어기 설계 방법을 제시한다. 제안된 방법으로 설계한 디지털 제어기를 사용하면 시간 지연으로 인한 시스템의 성능저하를 완화할 수 있으며, 11-Level로 구현된 MMC HVDC 시스템 모델에 적합한 디지털 제어기의 설계 방법에 관해 기술하고 제안한 방법의 타당성을 아날로그 제어기와의 성능비교를 Psim를 통해 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2007.11a
• /
• pp.118-119
• /
• 2007

TWO-CHANNEL방식의 디지털 광센서는 I2C의 출력을 가지고 있다. 하나의 CMOS집적회로에 포토다이오드와 기존의 아날로그-디지털 변환기(ADC)로 구성되어 있었던 방식과는 달리 2개의 비교기(Comparotor)로 2개의 채널을 형성하게 된다. 인간의 눈과 비슷한 반응을 얻기 위해 16-bit의 유효 범위를 갖는다. 이 광센서는 광원의 넓은 파장에 적합하게 설계 되었다.

• The Journal of the Acoustical Society of Korea
• /
• v.17 no.8
• /
• pp.12-18
• /
• 1998

본 논문에서는 개선된 elliptic 저역통과 함수를 제시하고, CMOS DDA 소자 및 DDA 응용회로를 이용하여 CDMA 무선 휴대폰용 아날로그 DDA 저역통과 필터를 설계하 였다. 개선된 elliptic 저역통과 필터 함수는 통과대역과 저지대역에서 점진적 감소 파상 특 성을 갖고, 우수 또는 기수 차수 모두에 대해서 ω=0에서는 통과대역의 최대값, ω=∞에서 는 영이 된다. 또한 극점-Q 값이 감소함에 따라 주파수 및 시간영역의 특성 등이 기존의 함수와 비교하여 향상되었다. 아날로그 능동 저역통과 필터는 수동 복종단 제자형 회로망의 저감도 특성이 유지되는 개구리 도약법으로 모의하고, 적분기등을 외부 소자와의 정합이 필 요 없는 DDA를 이용하여 설계하였다. 설계된 DDA 회로의 단위 이득 주파수는 1.32GHz이 고 이를 이용하여 DDA 저역통과 필터를 설계하여 HSPICE로 시뮬레이션한 결과 필터의 차단 주파수는 630KHz로 설계명세조건과 일치하였다.