• Proceedings of the Korean Society of Tribologists and Lubrication Engineers Conference
• /
• 2004.11a
• /
• pp.296-300
• /
• 2004

Currently. the study on structural ceramic helps to suggest the precise data of friction and wear in accordance with the various conditions in operations. Also, the study helps to predict effective operating conditions by monitoring the occurrence of wear transition. The studies in the Past were mainly concentrated in using identical materials. However, it is highly likely to have unqualified data from the differences of mechanical and chemical properties between ceramic materials. Thus, in this study, through conducting the ball-on-disk type wear testing, the different ceramic materials has been used to consider tribological characteristics between different ceramic materials. We conducted the wear test by using three kinds of specimen which are zirconia, alumina and silicon carbide against zirconia. We have changed the sliding velocity and the loading conditions in this test and found out that there is row friction coefficient and wear rate in the combination of zirconia and silicon carbide.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.312.1-312.1
• /
• 2014

Chalcopyrite계 화합물 반도체인 $Cu(InGa)Se_2$ (CIGS)는 직접천이형 에너지 밴드갭과 전파장 영역에 대하여 높은 광흡수계수($1{\times}$[10]^5/cm)를 가지므로 두께 $1{\sim}2{\mu}m$인 박막형태으로 고효율의 태양전지 제조가 가능하다. 또한, 박막공정의 저가 가능성을 나타내면서 전세계적으로 많은 연구와 관심을 받고 있고, 현재 상용화되어 있는 결정질실리콘 태양전지를 대체할만한 재료로 주목 받고 있다. 일반적으로, CIGS박막형 태양전지 구성은는 유리를 기판으로 하여 5개의 단위 박막인 Mo 후면전극, p형 반도체 CIGS 광흡수층, n형 반도체 CdS 버퍼층, doped-ZnO 상부 투명전극, $MgF_2$ 반사방지막으로 이루어진다. 이들 중에서 태양전지의 에너지 변환효율에 결정적인 영향을 미치는 구성된다. CIGS 광흡수층의 제조는 크게 진공법과 비진공방법으로 나뉜다. 현재까지 보고된 문헌에 따르면 CIGS 박막형 태양전지의 경우에 동시증발법으로 20.3%의 에너지 변환효율을 보였지만,는데, 이는 진공장비 특성상 공정단가가 높고 대면적화가 어렵다는 단점을 가진다. 따라서, 비진공법을 이용하여 광흡수층 제작하는 것이 기술적으로 진보할 여지가 크다고 볼 수 있다. 반면 현재 상용화되어 있는 결정질실리콘 태양전지를 대체할만한 방법으로 주목 받고 있는 비진공을 이용한 저가공정은 최근 15.5%의 에너지 변환효율이 보고 되었다. 비진공법에는 전계를 이용한 증착법 및 스프레이법으로 나뉘며, 이들 광흡수층 재료의 화학적 합성은 III족 원소인 In, Ga의 함량비에 따라 광흡수층의 에너지 밴드갭(1.04~1.5 eV) 조절이 가능하다. 따라서, 본 연구에서는 비진공법에 사용되는 CIGS재료의 화학적 합성조건을 변화시켜 III족 원소의 조성비 조절을 시도하였다. CIGS 분말 시료의 입자 형태와 크기를 FE-SEM을 이용하여 관찰하였고, 화합물의 성분비를 EDX 및 XRD 분석을 통해 Ga 함량에 따른 구조적 차이를 비교해 보았다.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.20 no.6
• /
• pp.511-520
• /
• 2000

Ultrasonic pulse echo method comes to be difficult to apply to the multi-layered structure with very thin layer, because the echoes from the top and the bottom of the layer are superimposed. We can easily meet this problem when the silicon chip layer in the semiconductor is inspected by a SAM equipment using fairly low frequency lower than 20MHz by which severe attenuation in the epoxy mold compound of packaging material can be overcome. Conventionally, deconvolution technique has been used for the decomposition of superimposed UT signals, however it has disabilities when the waveform of the transmitted signal is distorted according to the propagation. In this paper, the wavelet transform based deconvolution(WTBD) technique is proposed as a new signal processing method that can decompose the superimposed echo signals with superior performances compared to the conventional deconvolution technique. WTBD method uses the wavelet transform in the pre-stage of deconvolution to extract out the common waveform from the transmitted and received signal with distortion. Performances of the proposed method we shown by through computer simulations using model signal with noise and we demonstrated by through experiments for the fabricated semiconductor sample with partial delamination at the top of silicon chip layer.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.91-91
• /
• 1999

광소자 기술은 정보 전달 및 저장 기술의 지속적인 증가 요구에 따라 발전을 거듭하여 왔다. 특히 광통신 및 저장 기술에서 광원으로 사용되는 레이저 다이오드는 안정되면서 쉽게 제작할 수 있어야 한다. 이온 주입 방법은 반도체 공정에서 광범위하게 사용되는 공정이며 이미 소자측면에서 안정성이 확보되었다고 볼 수 있으나 대부분 메모리 등의 실리콘 반도체에서 이용되어 왔다. 최근에는 화합물 반도체 분야에서도 적용하는 예가 증가되고 있으나 광원으로 사용되는 레이저 다이오드의 경우는 우수한 품질의 반도체 층이 요구되며 따라서 damage가 큰 이온 주입 방법을 이용한 연구는 아직 많이 이루어져 있지 않다. 본 연구에서는 레이저 다이오드 구조의 성장측에 국부적으로 Fe 이온을 주입하여 도파로를 형성하여 광을 구속하여 도파시키는 동시에 전기적으로도 도파로 부분으로만 다이오드가 형성되도록 하고자 한다. 먼저 p층의 전기적 절연에 필요한 조건을 확보하기 위하여 CBE를 사용하여 Fe가 doping 된 SI-InP wafer 위에 p-InP (Be:5x1017 cm-3)층을 1.2$mu extrm{m}$ 성장한 후 ohmic 층으로 p-InGaAs (Be:1x1019 cm-3)을 0.1$\mu\textrm{m}$ 성장한 시료에 고에너지 이온 주입 장치를 사용하여 Fe 이온을 1MeV, 1.6meV의 에너지에 각각 1x1014cm-2, 2x1014cm-2 의 dose로 전면에 implant 하였다. 이 시료를 tube furnace에서 500, 600, $700^{\circ}C$각각 10분씩 annealing 한 후 재성장을 확인하기 위하여 DCXRD을 측정하였다. 그림 1은 DCXRD rocking curve로 annealing 하기 전 후의 In rich에서 side peak의 감소를 확인 할 수 있었는데 이는 damage가 어느 정도 복구되었음을 의미한다. 또한 절연 특성을 확인하기 위하여 ohmic metal을 증착하여 Hall 효과를 측정하였다. 그림 2에 보이는 것과 같이 annealing 온도가 증가함에 따라 면저항이 크게 증가함을 볼 수 있으며 이온 주입하기 전의 시료에 비해 104 이상의 저항을 갖을 수 있다. 향후 이러한 결과를 바탕으로 1.55$\mu\textrm{m}$ LD 구조에서 발진 특성을 관찰할 계획이다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1238_1239
• /
• 2009

본 논문에서는 ELA poly-Si TFT보다 뛰어난 균일도를 갖고, a-Si:H TFT보다 전기적 안정도가 우수한 PMOS SPC-Si TFT의 특성을 연구하였다. SPC-Si의 계면 특성을 향상 시키기 위해 $SiO_2$ 게이트 절연막을 증착하기 전에 Solid Phase Crystalline 실리콘(SPC-Si) 채널 영역에 다양한 H2 플라즈마 처리를 해주었다. PECVD를 이용하여 100W에서 H2 플라즈마 처리를 5분 해주었을 때 SPC-Si TFT의 전기적 특성이 향상되는 것을 볼 수 있는데, $V_{TH}$가 약 -3.91V, field effect mobility가 $22.68cm^2$/Vs, 그리고 Subthreshold swing이 0.64 정도를 보였다. 또한 소자에 Hot carrier stress($V_{GS}$=14.91V, $V_{DS}$=-15V, for 2,000sec)를 주었을 때도 전기적 특성이 변하지 않았으며, 일정한 bias stress($V_{GS}$=-15V, $V_{DS}$=-10V, for 2,000sec)를 가하였을 때도 $V_{TH}$가 증가하지 않았다. 이러한 결과를 통해 SPC-Si가 poly-Si TFT보다 더욱 안정함을 알 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2001.06a
• /
• pp.54-54
• /
• 2001

End hall type 이온건을 이용하여 다층 다이아몬드상 차본(DLC) 필름을 M2 steel 기판 위에 합성하였다. 다충 다이아몬드상 카본 필름은 순수 DLC 필름과 실라콘 함유 D DLC 필름의 조합으로 구성되어 있으며, $C_6H_6$ 및 수소 희석된 30% 를 사용하여 증착 하였다. 생성된 DLC 박막의 조성은 $C_6H_6$과 $SiH_4$ 가스의 비를 조절함으로써 변화시켰으며, 250 kHz의 고주파 전원을 바이어스 전원으로 사용하여 박막의 물성을 변화시켰다. DLC 박막의 두께와 다층의 구조 및 종류(2충, 4충)는 코팅 공정의 실험 변수로서 변화시켰다. 직경 3 mm의 루비볼을 사용하여 ball-on-disk 방식으로 마모 시험을 행하였으며, 하중은 490 g, 500 rpm에서 상대습도를 5 % 이하와 80 % 이상으로 변화시켜가며 시행하였다. 100,000 cycle 회전 후 측정된 시편의 마모상태는 5 % 이하의 습 도에서 4층 구조의 박막이 2충 구조의 박막보다 2배 이상 낮은 마모률을 보였으며 그 값은 각각 $2~3{\times}\;10^{-8}\;\textrm{mm}^3/rev$와 $1~2{\times}\;10^{-7}\;\textrm{mm}^3/rev$로 나타내었다. 80% 이상의 습도에서도 마모률의 변화는 저습에서의 경우와 유사하였다. 또한 Si함유 DLC 다층 박막이 저습 및 고습에서 더욱 안정한 마찰 마모 거동을 보였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.11a
• /
• pp.63.2-63.2
• /
• 2011

결정질 실리콘 웨이퍼를 이용한 고효율 태양전지를 제작하기 위해서는 반드시 고려해야 할 주요 인자들이 있다. 그 중에서도 Base resistivity, Thickness, Doping concentration, Texture size, Texture angle등의 주요 인자를 PC1D 시뮬레이션 프로그램을 이용하여 최적화 해 보았다. 그 결과, Base resistivity값은 낮을수록 좋으나 지나치게 낮을 경우 재결합으로 인해 효율이 떨어지기 때문에 Base resistivity = $1{\Omega}{\cdot}cm$에서 최대 효율을 얻을 수 있었다. 또한, Thickness는 두꺼울수록 R=${\rho}$(L/A)의 식에 의해 직렬저항이 증가하여 효율이 감소하므로 Thickness = $200{\mu}m$ 정도가 적정 값임을 확인할 수 있었다. Doping concentration의 경우 높을수록 재결합으로 인해 효율이 떨어지며 Doping concentration = $3.69{\times}10^{-20}cm^{-3}$에서 가장 좋은 효율을 보였다. Textrure size와 Textrure angle은 그 값이 클수록 빛의 흡수 정도가 증가해 효율이 증가함을 볼 수 있었고 Textrure size = $2{\sim}4{\mu}m$, Texture angle = $79^{\circ}$에서 높은 효율을 보여주었다. 이와 같은 조건에서 고효율 태양전지를 제작을 위한 시뮬레이션을 한 결과, 16.23%의 변환효율을 얻을 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.123-123
• /
• 2012

최근 연구되고 있는 TSV(Through Silicon Via) 기술은 Si 웨이퍼 상에 직접 전기적 연결 통로인 관통홀을 형성하는 방법으로 칩간 연결거리를 최소화 할 수 있으며, 부피의 감소, 연결부 단축에 따른 빠른 신호 전달을 가능하게 한다. 이러한 TSV 기술은 최근의 초경량화와 고집적화로 대표되는 전자제품의 요구를 만족시킬 수 있는 차세대 실장법으로 기대를 모으고 있다. 한편, 납땜 재료의 주 원료인 주석은 주로 반도체 소자의 제조, 반도체 칩과 기판의 접합 및 플립 칩 (Flip Chip) 제조시의 범프 형성 등 반도체용 배선재료에 널리 사용되고 있다. 최근에는 납의 유해성 때문에 대부분의 전자제품은 무연솔더를 이용하여 제조되고 있지만, 주석을 이용한 반도체 소자가 고밀도화, 고 용량화 및 미세피치(Fine Pitch)화 되고 있기 때문에, 반도체 칩의 근방에 배치된 주석으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러 (Soft Error)가 발생되는 위험이 많아지고 있다. 이로 인해, 반도체 소자 및 납땜 재료의 주 원료인 주석의 고순도화가 요구되고 있으며, 특히 알파 방사선의 방출이 낮은 로우알파솔더 (Low Alpha Solder)가 요구되고 있다. 이에 따라 본 연구는 4인치 실리콘 웨이퍼상에 직경 $60{\mu}m$, 깊이 $120{\mu}m$의 비아홀을 형성하고, 비아 홀 내에 기능 박막증착 및 전해도금을 이용하여 전도성 물질인 Cu를 충전한 후 직경 $80{\mu}m$의 로우알파 Sn-1.0Ag-0.5Cu 솔더를 접합 한 후, 접합부 신뢰성 평가를 수행을 위해 고속 전단시험을 실시하였다. 비아 홀 내 미세구조와 범프의 형상 및 전단시험 후 파괴모드의 분석은 FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 관찰하였다. 연구 결과 비아의 입구 막힘이나 보이드(Void)와 같은 결함 없이 Cu를 충전하였으며, 고속전단의 경우는 전단 속도가 증가할수록 취성파괴가 증가하는 경향을 보였다. 본 연구를 통하여 전해도금을 이용한 비아 홀 내 Cu의 고속 충전 및 로우알파 솔더 볼의 범프 형성이 가능하였으며, 이로 인한 전자제품의 소프트에러의 감소가 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.78-78
• /
• 2000

다결정 실리콘-게르마늄 (poly-SiGe)은 태양전지 개발에 있어서 중요한 물질이다. 우리는 소량의 Ge(x=0.05)으로부터 다량의 Ge(x=0.67)을 함유한 수소화된 비정질 실리콘-게르마늄 (a-SiGe:H) 박막의 고상결정화 과정을 ESR (electron spin resonance)방법으로 조사해보았다. 먼저 PECVD 방법으로 Corning 1737 glass 위에 a-Si1-xGex:H 박막을 증착시켰다. 증착가스는 SiH4, GeH4 가스를 썼으며, 기판온도는 20$0^{\circ}C$, r.f. 전력은 3W, 증착시 가스압력은 0.6 Torr 정도이었다. 증착된 a-SiGe:H 박막은 $600^{\circ}C$ N2 분위기에서 다시 가열되어 고상결정화 되었고, 결정화 정도는 XRD (111) peak의 세기로부터 구해졌다. ESR 측정은 상온 x-band 영역에서 수행되었다. 측정된 ESR스팩트럼은 두 개의 Gaussian 함수로써 Si dangling-bond와 Ge dangling-bond 신호로 분리되었다. 가열 초기의 a-SiGe:H 박막 결함들의 스핀밀도의 증가는 수소 이탈에 기인하고, 또 고상결정화 과정에서 결정화된 정도와 Ge-db 스핀밀도의 변화는 서로 깊은 상관관계가 있음을 알 수 있었다. 특히 Ge 함유량이 큰 박막 (x=0.21, 0.67)에서 뿐만 아니라 소량의 Ge이 함유된 박막(x=0.05)에서도 Ge dangling-bond가 Si dangliong-bond 보다 고상결정화 과정에서 더 중요한 역할을 한다는 것을 알수 있었다. 또한 초기 열처리시 Si-H, Ge-H 결합에서 H의 이탈로 인하여 나타나는 Si-dangling bond, Ge-dangling bond 스핀밀도의 최대 증가 시간은 x 값에 의존하였는데 이러한 결과는 x값에 의존하는 Si-H, Ge-H 해리에너리지로 설명되어 질 수 있다. 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상 분사기술의 최적화에 의한 기능성 나노 입자 제조 기술을 확립하고 2차 오염 발생원인 유기계 항균제를 무기계 항균제로 대체할 수 있다. 이와 더불

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.