• Title/Summary/Keyword: 실리콘 링 레이저

Search Result 22, Processing Time 0.026 seconds

Polycrystalline silicon thin film fabricated on plastic substrates by excimer laser annealing (엑시머 레이저 어닐링을 이용하여 플라스틱 기판에 형성한 다결정 실리콘 박막의 특성)

  • 조세현;이인규;김영훈;문대규;한정인
    • Journal of the Korean Vacuum Society
    • /
    • v.13 no.1
    • /
    • pp.29-33
    • /
    • 2004

  • In this paper, we investigated the ultra-low temperature(<$150^{\circ}C$) polycrystalline silicon film on plastic substrate application using RF-magnetron sputtering and excimer laser annealing. Amorphous silicon films were deposited using Ar/He mixture gas at $120^{\circ}C$ and in-film argon concentration was less than 2%, which was measured to Rutherford Backscattering Spectrometry. At energy density 320mJ/$\textrm{cm}^2$, RMS roughness was 267$\AA$ and UV crystallinity was 62%. The grain size varies from 50nm to 100nm after excimer laser irradiation.

  • PDF KSCI

High quality $SiO_2$ gate Insulator with ${N_2}O$ plasma treatment and excimer laser annealing fabricated at $150^{\circ}C$ (${N_2}O$ 플라즈마 전처리와 엑시머 레이저 어닐링을 통한 $150^{\circ}C$ 공정의 실리콘 산화막 게이트 절연막의 막질 개선 효과)

  • Kim, Sun-Jae;Han, Sang-Myeon;Park, Joong-Hyun;Han, Min-Koo
    • Proceedings of the KIEE Conference
    • /
    • 2006.10a
    • /
    • pp.71-72
    • /
    • 2006

  • 플라스틱 기판 위에 유도 결합 플라즈마 화학적 기상 증착장치 (Inductively Coupled Plasma Chemicai Vapor Deposition, ICP-CVD) 를 사용하여 실리콘 산화막 ($SiO_2$)을 증착하고, 엑시머레이저 어널링 (Excimer Laser Annealing, ELA) 과 $N_{2}O$ 플라즈마 전처리를 통해, 전기용량-전압(Capacitance-Voltage, C-V) 특성과 항복 전압장 (Breakdown Voltage Field) 과 같은 전기적 특성을 개선시켰다. 에너지 밀도 $250\;mJ/cm^2$ 의 엑시머 레이저 어닐링은 실리콘 산화막의 평탄 전압 (Flat Band Voltage) 을 0V에 가까이 이동시키고, 유효 산화 전하밀도 (Effective Oxide Charge Density)를 크게 감소시킨다. $N_{2}O$ 플라즈마 전처리를 통해 항복 전압장은 6MV/cm 에서 9 MV/cm 으로 향상된다. 엑시머 레이저 어닐링과 $N_{2}O$ 플라즈마 전처리를 통해 평탄 전압은 -9V 에서 -1.8V 로 향상되고, 유효 전하 밀도 (Effective Charge Density) 는 $400^{\circ}C$에서 TEOS 실리콘 산화막을 증착하는 경우의 유효 전하 밀도 수준까지 감소한다.

  • PDF

Poly-Si TFT's Fabricated by Metal Induced Excimer Laser Annealing (금속 유도 엑시머 레이져 어닐링을 이용한 다결정 실리콘 박막 트랜지스터의 제작)

  • Han, S.M.;Park, K.C.;Lee, J.H.;Han, M.K.
    • Proceedings of the KIEE Conference
    • /
    • 2002.07c
    • /
    • pp.1400-1402
    • /
    • 2002

  • 금속유도 측면 결정화 (Metal Induced Lateral Crystallization; MILC)를 통하여 형성한 다결정 실리콘 박막에 엑시머 (excimer) 레이저를 조사하여 우수한 특성을 갖는 박막 트랜지스터를 제작하였다. MILC 공정 중에 형성되는 금속 유도 결정화 (Metal Induced Crystallization; MIC) 실리콘 박막은 다량의 Ni을 함유하고 있기 때문에, 이에 인접한 MILC 실리콘 박막 내에는 니켈 농도의 점진적인 차이가 발생한다. MILC 다결정 실리콘 박막 내의 Ni 농도 차이는 실리콘 박막의 용융점 차이를 유발하여 레이저 결정화 시에 매우 큰 실리콘 결정립의 성장을 유도한다. 새로운 다결정 실리콘 박막 트랜지스터는 기존의 레이저 결정화 방식으로 제작한 다결정 실리콘 박막 트랜지스터에 비하여 40% 향상된 전계효과 이동도를 나타내었다.

  • PDF

다결정 실리콘 박막트랜지스터 1T-DRAM에 관한 연구

  • Park, Jin-Gwon;Jo, Won-Ju;Jeong, Hong-Bae;Lee, Yeong-Hui
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.109-109
    • /
    • 2011

  • 1T-1C로 구성되는 기존의 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 적절한 capacitance를 확보해야 한다. 따라서 캐패시터 면적으로 인한 집적도에 한계에 직면해있다. 따라서 이를 대체하기 위한 새로운 DRAM인 1T (Transistor) DRAM이 각광받고 있다. 기존의 DRAM과 달리 SOI (Silicon On Insulator)기술을 이용한 1T-DRAM은 데이터 저장을 위한 캐패시터가 필요없다. Impact Ionization 또는 GIDL을 이용해 발생한 정공을 채널영역에 가둠으로 서 발생하는 포텐셜 변화를 이용한다. 이로서 드레인 전류가 변화하며, 이를 이용해 '0'과 '1'을 구분한다. 기존의 1T-DRAM은 단결정 실리콘을 이용하여 개발되었으나 좀더 광범위한 디바이스로의 적용을 위해서는 다결정 실리콘 박막의 형태로 제작이 필수적이다. 단결정 실리콘을 이용할 경우 3차원 집적이나 기판재료선택에 제한적이지만 다결정 실리콘을 이용할 경우, 기판결정이 자유로우며 실리콘 박막이나 매몰 산화층의 형성 및 두께 조절이 용이하다. 때문에 3차원 적층에 유리하여 다결정 실리콘 박막 형태의 1T-DRAM 제작이 요구되고 있다. 따라서 이번연구에서는 엑시머 레이저 어닐링 및 고상결정화 방법을 이용하여 결정화 시킨 다결정 실리콘을 이용하여 1T-DRAM을 제작하였으며 메모리 특성을 확인하였다. 기판은 상부실리콘 100 nm, buried oxide 200 nm로 구성된 SOI구조의 기판을 사용하였다. 엑시머 레이저 어닐링의 경우 400 mJ/cm2의 에너지를 가지는 KrF 248 nm 엑시머 레이저 이용하여 결정화시켰으며, 고상결정화 방법은 $400^{\circ}C$ 질소 분위기에서 24시간 열처리하여 결정화 시켰다. 두가지 결정화 방법을 사용하여 제작되어진 박막트랜지스터 1T-DRAM 모두 kink 현상을 확인할 수 있었으며 메모리 특성 역시 확인할 수 있었다.

  • PDF

Laser Micro-drilling of Sapphire/silicon Wafer using Nano-second Pulsed Laser (나노초 펄스 레이저 응용 사파이어/실리콘 웨이퍼 미세 드릴링)

  • Kim, Nam-Sung;Chung, Young-Dae;Seong, Chun-Yah
    • Journal of the Korean Society for Precision Engineering
    • /
    • v.27 no.2
    • /
    • pp.13-19
    • /
    • 2010

  • Due to the rapid spread of mobile handheld devices, industrial demands for micro-scale holes with a diameter of even smaller than $10{\mu}m$ in sapphire/silicon wafers have been increasing. Holes in sapphire wafers are for heat dissipation from LEDs; and those in silicon wafers for interlayer communication in three-dimensional integrated circuit (IC). We have developed a sapphire wafer driller equipped with a 532nm laser in which a cooling chuck is employed to minimize local heat accumulation in wafer. Through the optimization of process parameters (pulse energy, repetition rate, number of pulses), quality holes with a diameter of $30{\mu}m$ and a depth of $100{\mu}m$ can be drilled at a rate of 30holes/sec. We also have developed a silicon wafer driller equipped with a 355nm laser. It is able to drill quality through-holes of $15{\mu}m$ in diameter and $150{\mu}m$ in depth at a rate of 100holes/sec.

  • PDF KSCI