• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.20 no.6
• /
• pp.80-85
• /
• 2019

Vanadium dioxide is a well-known metal-insulator phase transition material. Lots of researches of vanadium redox flow batteries have been researched as large scale energy storage system. In this study, vanadium oxide($VO_x$) thin films were applied to cathode for lithium ion battery. The $VO_x$ thin films were deposited on Si substrate($SiO_2$ layer of 300 nm thickness was formed on Si wafer via thermal oxidation process), quartz substrate by RF magnetron sputter system for 60 minutes at $500^{\circ}C$ with different RF powers. The surface morphology of as-deposited $VO_x$ thin films was characterized by field-emission scanning electron microscopy. The crystallographic property was confirmed by Raman spectroscopy. The optical properties were characterized by UV-visible spectrophotometer. The coin cell lithium-ion battery of CR2032 was fabricated with cathode material of $VO_x$ thin films on Cu foil. Electrochemical property of the coin cell was investigated by electrochemical analyzer. As the results, as increased of RF power, grain size of as-deposited $VO_x$ thin films was increased. As-deposited thin films exhibit $VO_2$ phase with RF power of 200 W above. The transmittance of as-deposited $VO_x$ films exhibits different values for different crystalline phase. The cyclic performance of $VO_x$ films exhibits higher values for large surface area and mixed crystalline phase.

• Journal of the Korean Electrochemical Society
• /
• v.14 no.4
• /
• pp.225-230
• /
• 2011

CIGS solar cells are kind of thin film solar cells, which are studied several years. CdS buffer layer that makes heterojunction between window layer and absorbing layer was one of issue in the CIGS solar cell study. New types of buffer layer consisted of indium sulfide are being studied these days owing to high price and environmental harmful of CdS. In this study, we demonstrated electrochemical synthesis of indium sulfide film as a buffer layer, which is cheaper and faster than other methods. A uniform indium sulfide film was obtained by applying two different alternating potentials. The band gap of the film was optimized by controlling temperature during the electrochemical synthesis. Using x-ray photoelectron spectroscopy and diffraction method we confirmed that ${\beta}$-indium sulfide was formed on ITO electrode surface.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.414.1-414.1
• /
• 2016

스크린 프린팅법을 이용한 태양전지의 전극은 주로 고가의 은을 사용하기에 태양전지의 저가화에 한계를 가지고 있다. 고효율 결정질 실리콘 태양전지의 원가절감의 문제 해결방안으로 박형 웨이퍼 연구개발이 많은 관심을 받고 있다. 본 연구에서는 은 전극을 대체 할 수 있는 니켈/구리 전극을 사용하였고, 박형 웨이퍼에서도 전극 공정이 가능한 도금법을 사용하여 전극을 형성 하였다. 니켈 전극형성은 광유도 도금법(Light-Induced Plating), 구리 전극형성은 광유도전해도금법(Light-Induced Electro Plating)을 이용하여 실험을 진행 하였다. 니켈 광유도 도금 공정시 공정시간 3 ~ 9분까지 가변하였다. 니켈실리사이드 형성 위해 열처리 공정을 $300{\sim}450^{\circ}C$까지 가변하였고 유지시간 30초 ~ 3분까지 가변하여 실험을 진행하였다. 니켈 도금 수용액의 pH 6 ~ 7.5까지 가변하여 실험하였다. 구리 광유도 전해도금 공정 전류밀도를 $1.6mA/cm^2{\sim}6.4mA/cm^2$까지 가변하여 실험을 진행 후, 전류밀도 $3.2mA/cm^2$로 시간 5 ~ 7분까지 가변하여 실험 하였다. 니켈 도금 공정 시간 5분, 니켈실리사이드 형성 열처리 온도 $350^{\circ}C$, 유지시간 1분에서 DIV(Dark I-V) 분석결과 가장 적은 누설전류를 확인하였다. 니켈 도금액 pH 6.5에서 니켈입자 및 구리입자의 균일성이 좋은 최적의 조건임을 확인하였다. 구리 도금 공정 전류밀도 $3.2mA/cm^2$, 시간 5분에서 TLM(Transmission Line Method) 측정결과 접촉 저항 $0.39{\Omega}$과 접촉 비저항 $12.3{\mu}{\Omega}{\cdot}cm^2$의 저항을 확인하였다. 도금법을 이용하여 전극을 형성함으로써 접촉저항 및 접촉 비저항이 낮고 전극 품질이 향상됨으로서 셀의 전류밀도 $42.49mA/cm^2$를 얻을 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.05a
• /
• pp.403-406
• /
• 1999

The influence of temperature variation (25～125$^{\circ}C$) on poly-Si thin-film transistors (TFT's) was investigated by examining the electrical properties change of poly-Si films formed by solid phase crystallization (SPC). The n-channel poly-Si TFT's fabricated by SPC with channel length of 1.5 and loon ,respectively, exhibit good characteristics with a high ${\mu}$$\sub$FE/ ($\geq$82 and $\geq$60$\textrm{cm}^2$/V-s in 1.5 and 10$\mu\textrm{m}$, respectively), low V$\sub$t/, ($\leq$1.52 and $\leq$ 2.75V in 1.5 and 10$\mu\textrm{m}$, respectively), low S$\sub$t/, and good ON-OFF characteristics in spite of temperature variation. Thus, poly-Si films formed by SPC can be applied for the application to poly-Si TFT liquid crystal display with peripheral integrated circuits.

• 한국태양에너지학회:학술대회논문집
• /
• 2009.04a
• /
• pp.214-219
• /
• 2009

In high-efficiency crystalline silicon solar cells, If high-efficiency solar cells are to be commercialized. It is need to develop superior contact formation method and material that can be inexpensive and simple without degradation of the solar cells ability. For reason of plated metallic contact is not only high metallic purity but also inexpensive manufacture. It is available to apply mass production. Especially, Nickel, Copper and Silver are applied widely in various electronic manufactures as easily formation is available by plating. The metallic contact system of silicon solar cell must have several properties, such as low contact resistance, easy application and good adhesion. Ni is shown to be a suitable barrier to Cu diffusion as well as desirable contact metal to silicon. Nickel monosilicide(NiSi) has been suggested as a suitable silicide due to its lower resistivity, lower sintering temperature and lower layer stress than $TiSi_2$. Copper and Silver can be plated by electro & light-induced plating method. Light-induced plating makes use the photovoltaic effect of solar cell to deposite the metal on the front contact. The cell is immersed into the electrolytic plating bath and irradiated at the front side by light source, which leads to a current density in the front side grid. Electroless plated Ni/ Electro&light-induced plated Cu/ Light-induced plated Ag contact solar cells result in an energy conversion efficiency of 14.68 % on $0.2{\sim}0.6{\Omega}{\cdot}cm,\;20{\times}20mm^2$, CZ(Czochralski) wafer.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.24 no.12A
• /
• pp.2002-2007
• /
• 1999

In this paper, the n-channel poly-Si thin-film transistors (poly-Si TFT's) formed by solid phase crystallization (SPC) on glass were investigated by measuring the electrical properties of poly-Si films, such as I-V characteristics, mobility, leakage current, threshold voltage, and subthreshold slope. It is done to decide to be applied on TFT-LCD with large-size and high density. In n-channel poly-Si TFT with 2, 10, 25$\mu\textrm{m}$ of channel length, the field effect mobilities are 111, 126 and 125 $\textrm{cm}^2$/V-s and leakage currents are 0.6, 0.1, and 0.02 pA/$\mu\textrm{m}$, respectively. Low threshold voltage and subthreshold slope, and good ON-OFF ratio are shown, as well. Thus, the poly-Si TFT’s used by SPC are expected to be applied on TFT-LCD with large-size and high density, which can integrate display panel and peripheral circuit on a large glass substrate.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.381-381
• /
• 2009

염료감응형 태양전지의 효율 향상을 위한 다양한 방법들 중 $TiO_2$ 나노 파우더의 표면 개질 및 페이스트의 분산성 향상을 위한 연구가 활발하게 진행되고 있다. 기존 나노 파우더의 표면 개질법으로는 액상 공정인 졸겔법이 있으나 표면 처리 공정에서의 응집현상은 아직 해결해야 할 과제 중 하나이다. 이에 본 연구에서는 진공증착방법인 ALD법을 이용하여 염료감응형 태양전지용 $TiO_2$ 나노 파우더의 $SiO_2$ 산화물 표면처리를 통한 분산특성을 파악하였다. 기존 ALD법의 경우 reactor의 온도가 $300{\sim}500^{\circ}C$ 정도의 고온에서 공정이 이루어졌지만 본 실험에서는 2차 아민계촉매(pyridine)을 사용하여 reactor의 온도를 $30^{\circ}C$정도의 저온공정에서 $SiO_2$ 산화물을 코팅을 하였다. MO source로는 액체상태의 TEOS$(Si(OC_2H_5)_4)$를, 반응가스로는 $H_2O$를 사용하였고, 불활성 기체인 Ar 가스는 purge 가스로 각각 사용 하였다. ALD 공정에 의해 표면처리 된 $TiO_2$ 나노 파우더의 분산특성은 각 공정 cycle에 따라 FESEM을 통하여 입자의 형상 및 분산성을 확인하였으며 입도 분석기를 통하여 부피의 변화 및 분산 특성을 확인하였다. 공정 cycle 이 증가함에 따라 입자간의 응집현상이 개선되는 것을 확인 할 수 있었으며, 100cycles에서 응집현상이 가장 많이 감소하는 것을 확인할 수 있었다. 또한 표면 처리된 $SiO_2$ 산화막은 XRD를 통한 결정 분석 및 EDX를 통한 정성 분석을 통하여 확인하였다.

• Applied Chemistry for Engineering
• /
• v.10 no.3
• /
• pp.354-361
• /
• 1999

The films annealed after physical deposition of titanium and chemical deposition of amorphous silicon by plasma were formed Si-rich titanium silicide with a good quality of crystallinity and had the various lattice structures due to orientation of lattices for epitaxy growth during annealing process. Band gap of the titanium silicide had 1.14~1.165 eV and the films annealed after chemical deposition of a-Si:H by plasma were influenced by a-Si and the dangling bond offered by desorption of hydrogen. Urbach tail ($E_0$) of the films annealed after physical deposition of Ti was nearly constant within a range of 0.045~0.05 eV, and the number of defect in films annealed after chemical deposition of a-Si:H by plasma was about 2~3 times more than that in annealed Ti/Si films.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.238-239
• /
• 2011

최근 반도체 산업은 더 높은 성능의 회로 제작을 통해 초고집적화를 추구하고 있다. 이를 위해서 회로 설계의 최소 선폭과 소자 크기는 지속적으로 감소하고 있고 이를 위한 배선 기술들은 플라즈마 공정을 이용한 식각공정에 크게 의존하고 있다. 식각공정에 있어서 반응가스의 조성은 식각 속도와 선택도를 결정하는 중요한 요소이다. 본 연구에서는 CIS QMS (closed ion source quadrupole mass spectrometer)를 이용하여 CF4+Ar를 이용한 실리콘 산화막의 플라즈마 식각 공정 시 생성되는 라디칼과 이온 종들을 측정하였다. Ar 이온이 기판표면과 충돌하여 기판물질간의 결합을 깨놓으면, 반응성 기체 및 라디칼과의 반응성이 커져서 식각 속도를 향상 시키게 된다. 본 실험에서는 2 MHz의 RPS (remote plasma source)를 이용하여 플라즈마를 발생시키고 13.56 MHz의 rf 전력을 기판에 인가하여 식각할 웨이퍼에 바이어스 전압을 유도하였다. CF4/(CF4+Ar)의 가스 혼합비가 커질수록 식각 부산물인 SiF3의 양은 증가 하였으며, CF4 혼합비가 0일 때(Ar 100%) 비하여 1일 때(CF4 100%) SiF3의 QMS 이온 전류는 106배 증가하였다. 이때의 Si와 결합하여 SiF3를 형성하는 F라디칼의 소모는 0.5배로 감소하였다. 또한 RPS power가 800 W일 때 플라즈마에 의해서 CF4는 CF3, CF2, CF로 해리 되며 SiO2 식각 시 라디칼의 직접적인 식각과 Si_F2의 흡착에 관여되는 F라디칼의 양은 CF3 대비 7%로 검출되었고, 식각 부산물인 SiF3는 13%로 측정되었다. Ar의 혼합비를 0 %에서 100%까지 증가시켜 가면서 측정한 결과 F/CF3는 $1.0{\times}105$에서 $2.8{\times}102$로 변화하였다. SiF3/CF3는 1.8에서 6.3으로 증가하여 Ar을 25% 이상 혼합하는 것은 이온 충돌 효과에 의한 식각 속도의 증진 기대와는 반대로 작용하는 것으로 판단된다.

• Journal of the Korean Electrochemical Society
• /
• v.8 no.1
• /
• pp.24-31
• /
• 2005

Ion shower doping with a main ion source of $P_2H_x$ using a source gas mixture of $PH_3/H_2$ was conducted on excimer-laser-annealed (ELA) poly-Si.The crystallinity of the as-implanted samples was measured using a UV-transmittance. The measured value using UV-transmittance was found to correlate well with the one measured using Raman Spectroscopy. The sheet resistance decreases as the acceleration voltage increases from 1kV to 15kV at the moderate doping conditions. It, however, increases as the acceleration voltage increases under the severe doping conditions. The reduction in carrier concentration due to electron trapping at uncured damage after activation annealing seems to be responsible for the rise in sheet resistance. Three different annealing methods were investigated in terms of dopant-activation and damage-recovery, such as furnace annealing, excimer laser annealing, and rapid thermal annealing, respectively.