• Journal of the Korean Vacuum Society
• /
• v.2 no.4
• /
• pp.462-467
• /
• 1993

ECR PECVD(Electron Cyclotron Resonance Plasma Enhanced Chemical Vapor Deposition )장치를 이용하여 (100) 실리콘 기판 위에 실리콘 산화막을 상온에서 증착하였다. 기체 유량비(SiH4/O2)가 막의 성질에 미치는 영향을 고찰하여 최적의 증착 조건을 도출하였다. 기체 유량비가 0.071일 때 비가역 파괴 전장은 9~10MV/cm 이었고, 4~5MV/cmm의 전장하에서 누설 전류는 ~10-11 A/$ extrm{cm}^2$이었다. 이러한 수치들은 액정 표시 소자용 박막 트랜지스터와 같이 저온의 제조공정이 요구되는 소자를 만들기에 충분하다.

• Korean Journal of Materials Research
• /
• v.2 no.3
• /
• pp.180-190
• /
• 1992

Some solutions to several major problems in ZMR such as agglomeration of polysilicon, slips and local substrate melting are described. Experiments are performed with varying polysilicon thickness and capping oxide thickness. The aggmeration can be eliminated when nitrogen is introduced at the capping oxide layer-to-polysilicon interface and polysilicon-to-buried oxide layer interface by annealing the SOI samples at $1100^{\circ}$ in $NH_3$ ambient for three hours. The slips and local substrate melting are removed when the back surface of silicon substrate is sandblasted to produce the back surface roughness of about $20{\mu}m$. The subboundary spacing increases with increasing polysilicon thickness and the uniformity of recrystallized SOI film thickness improves with increasing capping oxide thickness, improving the quality of recrystallized SOI film. When the polysilicon thickness is about $1.0{\mu}m$ and the capping oxide thickness is $2.5{\mu}m$, the thickness variation of the recrystallized SOI film is about ${\pm}200{\AA}$ and the subboundary spacing is about $70-120{\mu}m$.

• Electrical & Electronic Materials
• /
• v.6 no.1
• /
• pp.55-62
• /
• 1993

수소 관련된 species를 포함하지 않고 자기제한특성으로 초박막 성장을 용이하게 제어할 수 있는 N$_{2}$O 가스 분위기에서 실리콘의 산화는 질화된 산화막의 재산화공정 보다 훨씬 간단한 공정이다. N$_{2}$O산화로 형성된 Si-SiO$_{2}$ 계면에서 nitrogen-rich층은 산화막 구조를 강화할 뿐만 아니라 게이트 유전체의 질을 개선하고 산화율을 감소시키는 산화제의 확산 장벽으로 작용한다. 초박막 oxynitride 게이트 유전체가 종래의 열산화 방법으로 제작되었고 oxynitride막의 특성이 AES와 I-V 특성 측정의 결과를 분석하여 연구하였다.

• Korean Journal of Materials Research
• /
• v.3 no.6
• /
• pp.638-644
• /
• 1993

The degradation of dielectric breakdown field of 8nm-thick gate oxide ($SiO_2$) for Tipolycide MOS(meta1-oxide-semiconductor) capacitor with different annealing conditions and thickness of the polysilicon film on gate oxide was investigated. The degree of degradation in dielectric breakdown strength of the gate oxide for Ti-polycide gate became more severe with increasing annealing temperature and time, especially, for the case that thickness of the polysilicon film remained on the gate oxide after silicidation was reduced. The gate oxide degradation may be occurred by annealing although there is no direct contact of Ti-silicide with gate oxide. From SIMS analysis, it was confirmed that the degration of gate oxide during annealing was due to the diffusion of titanium atoms into the gate oxide film through polysilicon from the titanium silicide film.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.134-136
• /
• 2002

유리기판 위에서 제작된 다결정 실리콘 TFT(Thin Film Transistor) 에서는 열전도율이 낮은 실리콘 산화막 같은 물질이 사용되기 때문에 열에 대해서 낮은 임계점을 갖는다. 이로 인하여. 게이트와 드레인에 높은 전압이 걸리는 조건에서 동작시킬 경우에는 다결정 실리콘 TFT에서의 열화 현상이 두드러지게 나타나게 된다. 그러나, 열전도율이 실리콘 산화막(SiO2) 보다 열배 이상 높은 실리콘 질화막(SiNx)을 ILD(inter-layer dielectric) 재료로 사용했을 때 같은 스트레스 조건에서 다결정 실리콘의 신뢰성이 개선되는 것을 확인할 수 있었다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.206-210
• /
• 2006

본 논문에서는 HDPCVD를 이용한 실리콘 산화막 형성에서 산화막의 특성에 영향을 미치는 RF Power, Gas, 산소 등의 공정조건과 증착된 산화막의 특성을 나타내는 증착율, 균일성 및 굴절율에 관한 주효과와 교호작응을 정량적으로 규명하고, 산화막 증착에서 관심의 대상이 되는 여러가지의 반응변수를 모두 만족시키는 최적의 공정조건을 제시한다. 실험의 효율성을 높이기 위해 통계적인 실험계획법을 활용하여 실험의 회수를 줄이는 한편 반응모델링을 통하여 입력변수와 반응변수의 관계를 시각적으로 도식화 한다. 실험을 통하여 현재 사용되고 있는 공정조건에 대한 개선점을 발견하였으며, 수립된 모델을 바탕으로 한 반응최적화 알고리즘을 통하여 세 가지 반응변수 모두 만족시킬 수 있는 5가지의 입력조건을 제시한다.

• ETRI Journal
• /
• v.14 no.1
• /
• pp.40-51
• /
• 1992

$0.25{\mu} m$ 급 pMOSFET소자를 구현하기 위해, $P^+$ 폴리실리콘을 적용한 pMOS를 제작하였으며, $p^+$ 폴리실리콘 게이트 소자에서 심각하게 문제가 되고 있는 붕소이온 침투현상을 조사하고 붕소이온 침투가 일어나지 않는 최적열처리온도를 조사하였다. 소자제조 공정중 게이트 공정만 전자선 (EBML300)을 이용하여 직접묘사하고 그 이외의 공정은 stepper(gline) 을 사용하는 Mix & Match 방법을 사용하였다. 또한 붕소이온 침투현상을 억제하기 위한 한가지 예로서, 실리콘산화막과 실리콘질화막을 적층한 ONO(Oxide/Nitride/Oxide) 구조를 게이트 유전체로 적용한 소자를 제작하여 그 가능성을 조사하였다. 그 결과 $850^{\circ}C$의 온도와 $N_2$ 분위기에서 30분동안 열처리 하였을 경우, 붕소이온의 침투현상이 일어나지 않음을 SIMS(Secondary Ion Mass Spectrometer) 분석 및 C-V(Capacitance-Voltage) 측정으로 확인할 수 있었으며 그 이상의 온도에서는 붕소이온이 침투되어 flat band전압(Vfb)을 변화시킴을 알았다. 6nm의 얇은 게이트 산화막 및 $0.1{\mu} m$ 이하의 LDD(Lightly Doped Drain) $p^-$의 얇은 접합을 형성함으로써 소자의 채널길이가 $0.2 {\mu} m$까지 짧은 채널효과가 거의 없는 소자제작이 가능하였으며, 전류구동능력은 $0.26\muA$/$\mu$m(L=0.2$\mu$m, V$_DS$=2.5V)이었고, subthreshold 기울기는 89-85mV/dec.를 얻었다. 붕소이온의 침투현상을 억제하기 위한 한가지 방법으로 ONO 유전체를 소자에 적용한 결과, $900^{\circ}C$에서 30분의 열처리조건에서도 붕소이온 침투현상이 일어나지 않음으로 미루어 , $SiO_2$ 게이트 유전체보다 ONO 게이트 유전체가 boron 침투에 대해서 좋은 장벽 역활을 함을 알았다. ONO 게이트 유전체를 적용한 소자의 경우, subthreshold특성은 84mV/dec로서 좋은 turn on,off 특성을 얻었으나, ONO 게이트 유전체는 막자체의 누설전류와 실리콘과 유전체 계면의 고정전하량인 Qss의 양이 공정조건에 따라 변화가 심해서 문턱전압 조절이 어려워 소자적용시 문제가 된다. 최근 바닥 산화막(bottom oxide) 두께가 최적화된 ONO 게이트 유전체에 대하 연구가 활발히 진행됨을 미루어, 바닥 산화막 최적화가 된다면 더 좋은 결과가 예상된다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.301-305
• /
• 1995

습식 분위기로 성장한 게이트 산화막 위에 다결정 실리콘(poly-Si)과 텅스텐 폴리사이드(WSix/poly-Si)게이트 전극을 형성하여 제작한 금속-산화물-반도체(metal-oxide-semiconductor:MOS)의 전기적 특성을 순간 절연파괴(time zero dielectric breakdown: TZDB)로 평가하였다. 텅스텐 폴리사이드 게이트 전극에 따른 게이트 산화막의 평균 파괴정계는 다결정 실리콘 전극보다 1.93MV/cm 정도 낮았다. 텅스텐 폴리사이드 게이트 전극에서 게이트 산화막의 B model(1-8 MV/cm)불량률은 dry O2 분위기에서 열처리함으로써 증가하였다. 이것은 열처리함으로써 게이트 전극이 silane(SiH4)에 의한 것보다 B mode 불량률이 감소하였다. 그것은 dichlorosilane 환원에 의한 텅스텐 실리사이드내의 불소 농도가 silane에 의한 것보다 낮기 때문이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.260-260
• /
• 2009

초박형 절연막은 현재 다양한 전자소자의 제작과 향상을 위하여 활용되고 있으며, 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 본 논문에서는 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였다. 실리콘 옥시나이트라이드 박막은 실리콘 산화막에 질소가 주입되어 있는 형태로 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, bulk 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 플라즈마 처리 기법을 이용하였을 경우에는 초박형의 균일한 박막을 얻을 수 있으며, 본 연구에서는 이산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성활 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적 특성은 엘립소미터를 통하여 분석하였으며, 전기적인 특성은 금속-절연막-실리콘의 MIS 구조를 형성하여 커패시턴스-전압 곡선과 전류-전압 곡선을 사용하여 평가하였다. 이산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 log-log 스케일로 시간과 박막 두께의 함수로 전환해보면 선형적인 증가를 나타내며, 이는 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 실리콘 옥시나이트라이드 박막은 초기적으로 산소의 함유량이 많은 형태의 박막으로 구성되며, 시간의 증가에 따라서 질소의 함유량이 증가하여 굴절률이 높고 더욱 치밀한 형태의 박막이 형성되었으며, 이는 시간의 증가에 따라 플라즈마 챔버 내에 존재하는 활성종들은 실리콘 박막의 개질을 통한 실리콘 옥시나이트라이드 박막의 두께 증가에 기여하기 보다는 형성된 박막의 내부적인 성분 변화에 기여하게 된다. 이산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 정기적인 특성의 경우, 2.3 nm 이상의 실리콘 옥시나이트라이드 박막을 가진 MIS 구조에서 accumulation과 inversion의 특성이 명확하게 나타남을 확인할 수 있다. 아산화질소 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 즉, 2.5 nm 두께를 경계로 하여 실리콘 옥시나이트라이드 박막의 터널링 메카니즘이 변화함을 확인할 수 있다. 결론적으로 2.3 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막에서 전기적인 안정성을 확보할수 있어 박막트랜지스터의 절연막으로 활용이 가능하며 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 비휘발성 메모리 소자 제작시 전하 주입 및 기억 유지 특성을 확보를 위한 실리콘 옥시나이트라이드 터널링 박막을 효과적으로 선택하여 활용할 수 있다.