• Proceedings of the Acoustical Society of Korea Conference
• /
• 1998.06e
• /
• pp.39-42
• /
• 1998

본 논문에서는 방송용 오디오 기기가 갖는 다채널의 특성과 각 채널에 대한 다양한 신호처리 기능의 특성을 고려하여 다채널 디지털 오디오 신호 처리기의 구조를 제안하고 범용 DSP를 이용하여 실시간 병렬 처리 시스템을 구현하였다. 구현된 시스템은 32비트 부동수소점 DSP를 이용하였으며 스테레오 채널의 48KHz 표본화 주파수를 지원하고 20비트 해상도를 갖는 시스템이다. 다채널 디지털 오디오 신호 처리 시스템의 구조는 디지털 신호 처리 과정을 수행하는 디지털 오디오 데이터 처리 부분과 시스템을 제어하기 위한 제어 정보 처리 부분으로 제안하였다. 이러한 구조에 적합한 실시간 시스템을 구현하기 위해 전체 시스템은 4부분의 모듈로 구성된다.

• 전기의세계
• /
• v.46 no.5
• /
• pp.39-44
• /
• 1997

현재 DSP는 음성 및 오디오 신호처리 시스템, 디지털 통신 시스템, 제어 시스템, 영상처리 시스템 등 많은 영역에 걸쳐 성공적으로 사용되고 있다. 몇가지 대표적인 활용분야를 살펴보면, 음성신호 압축 분야 [1-4], MPEG (moving picture expert group)과 같은 오디오신호 압축분야[5,6], 그리고 디지털 통신 시스템에서의 적응 반향제거기, 적응 동화기, 채널간섭 제거, 변복조기, 채널 코딩, 암호화기[7-14] 등에서도 DSP가 사용되고 있다. 그리고 수중 음향 신호처리[15], 디지털 필터 디자인, 전력 스펙트럼 추정, 수중 음향 신호처리 같은 디지털 신호처리 분야[16-23]와 적응 신호처리[24-26], 이외에도 능동 소음 제어기 및 적응 제어기와 같은 제어 시스템 [27]에도 유용하게 이용되고 있다. 또한 영상 압축, 디지털 방송, 의료기기 등과 같은 영상처리 분야[28-32] 및 그 밖의 많은 분야에서 DSP의 활용은 점점 커져가고 있는 추세이다.

• Proceedings of the KSLP Conference
• /
• 1994.06a
• /
• pp.128-137
• /
• 1994

신호처리의 목적은 신호를 변형하여 우리가 원하는 형태로 만드는 것으로 신호를 변환시키는 장치 즉 시스템이 신호에 응답하여 다른 형태의 신호를 만들어 내는 것을 신호처리라 한다. 현재는 음성신호 처리시에 대부분 입력시호인 아날로그 신호(Analog Signal)를 표본화(Sampling)하고 양자화(Quantizing)하여 디지털 신호(Digital Signal)로 변환한 후 필요한 신호처리를 수행한다. 디지털 신호를 처리하므로써 정확성, 신뢰성, 처리속도를 증가시키게 되고 전자시스템(Electronic System)의 크기를 줄일 수가 있다. (중략)

• Proceedings of the KIEE Conference
• /
• 1999.07g
• /
• pp.2846-2848
• /
• 1999

본 논문의 목적은 측정된 뇌자도 신호의 잡음제거 및 분석을 목적으로 하는 뇌자도 신호처리 시스템의 개발이다. 뇌자도 신호의 크기는 매우 작고 외부 노이즈 환경에 민감하게 반응하기 때문에 다양한 신호처리 기법을 이용하여 뇌자도 신호의 신뢰성을 높이는 것이 중요하다. 본 논문에서는 40채널 SQUID 시스템을 이용하여 뇌에서 발생하는 자기 신호를 측정하고, 측정된 데이터에 존재하는 노이즈 성분을 선형필터와SQUID 시스템의 레퍼런스 채널을 이용하여 제거하며, 이를 분석하는 뇌자도 신호처리 시스템을 개발하였다. 실제로 청각자극을 이용하여 뇌자도 신호를 측정, 분석 함으로써 개발된 뇌자도 신호처리 시스템의 신뢰성을 확인하였다. 또한 측정한 뇌자도 신호에서 주파수 대역에 따른 뇌자도 신호의 분포를 Map으로 구성하였으며, dipole source의 위치를 표시하였다.

• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2012.06a
• /
• pp.519-520
• /
• 2012

해상감시레이더는 관제지역의 레이더 영상 정보 및 선박의 위치, 속도에 대한 추적 정보를 제공하는 해상교통관제시스템의 주요 센서로 정밀한 레이더 영상정보의 추출 및 이를 기반한 정확한 선박의 추적을 위하여 레이더 수신신호에 포함된 다양한 클러터 및 잡음을 효율적으로 제거하기 위한 신호처리 알고리즘이 필요하다. 본 논문에서는 해상교통관제시스템에 사용되는 해상감시레이더를 위한 논-코히어런트 기법을 이용한 신호처리 알고리즘을 설계하고, 모의실험을 통하여 설계된 알고리즘에 대한 검증을 수행한다.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.849-852
• /
• 2001

본 눈문에서는 뒤틀림, 응력, 압력[1], 토크, 가속도 등의 물리적인 동적 현상을 측정하여 수집된 데이터를 처리하기 위한 신호처리(Signal Processins) 기능이 결합되어 넓은 용도로 활용할 수 있는 센서 신호 수집 시스템을 구현하였다. 구현된 시스템은 data acquisition board 의 하드웨어와 소프트웨어로 나누어 볼 수 있다. 하드웨어의 구성은 아날로그부, 디지털부, 그리고 시스템 인터페이스 처리부로 되어 있다. 아날로그부에서는 센서신호를 받아서, PGA (Programmable Gain Amplifier)[2]와 Op-Amp를 사용하여 signal conditioning 처리하여 8차 Lowpass Filter 로 보낸다. Filtering 된 신호는 ADC (Analog to Digital Converter) 가 내장되어 있는 PIC(3) microcontroller로 보내져 AD변환과 디지털 신호 처리를 한다. 처리된 신호는 RS232 인터페이스를 통해 호스트 컴퓨터로 보내 사용자가 분석할 수 있도록 한다. 또한 LCD display 실시간으로 확인, 분석할 수 있으며 동시에analog output에서 센서신호의 특징을 분석 할 수 있도록 한다.

• The Journal of the Acoustical Society of Korea
• /
• v.4 no.1
• /
• pp.22-34
• /
• 1985

소나 신호 처리에서, 흔히 발생하는 난반사에 의한 잡음 때문에, 기존에 사용되어지고 있는 앨고 리즘으로 처리하기에는 많은 문제점을 내포하고 있다. 본 연구는 소나 시스템의 신호 처리를 위하여 마 이크로 프로세서를 사용하였으며, 신호처리 방법은 코릴레이숀 접음과 반사음을 식별하고, 거기서 평가 된 것을 기준으로 직접음만의 신호를 재생하여 반사음을 처리하였다. 실험의 결과치와 계산치를 비교한 결과, 무향 수조의 특성에 의한 오차를 제외하고는 거의 오차가 없었으며, 그 오차는 주파수가 낮아짐에 따라 증가하였다. 실험 결과를 토대로 처리 시스템의 소형·단순화가 가능한 것으로 분석되었다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.13 no.4
• /
• pp.171-177
• /
• 2013

Due to the demand for high speed 3D graphic rendering, video file format conversion, compression, encryption and decryption technologies, the importance of digital signal processor system is growing rapidly. In order to satisfy the real-time constraints, high performance digital signal processor is required. Therefore, as in general purpose computer systems, digital signal processor should be designed as multicore architecture as well. Using UTDSP benchmarks as input, the trace-driven simulation has been performed and analyzed for the 2 to 16-core digital signal processor architectures with the cores from simple RISC to in-order and out-of-order superscalar processors for the various window sizes, extensively.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.643-646
• /
• 1998

소나 시스템과 같이 방대한 양의 연산을 요구하는 고속 신호처리기를 구현하기 위해서는 상용 DSP 칩의 병렬 처리방법은 필요 불가결하다. 본 논문에서는 TI사의 TMS320C40을 이용한 병렬 신호 처리 시스템을 소개한다. TI사의 TMS320C40을 이용한 소나 시스템 신호처리부의 기본 모델을 제시하고, TI에서 제공하는 FFT구현 소스의 분석을 통한 연산의 수학적인 모델을 제시하고 이를 근거로 제안된 모델의 성능을 분석하였다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.947-950
• /
• 2000

디지털 데이터 처리 및 전송과 함께 방대한 양의 디지털 데이터에 대한 저장 시스템의 용량 증가를 위한 신호처리 기법에 대해 관심이 날로 증가하고 있는 가운데, 다양한 기록 시스템에 대하여 고안된 여러 가지 채널 코딩 및 신호 검출 알고리즘을 분석, 검증하기 위한 시뮬레이터를 하드웨어적으로 구현하였다. 본 시뮬레이터는 광 기록 저장 채널에 대한 신호처리 시뮬레이션프로그램을 토대로 디지털 신호처리 프로세서(DSP)를 이용하여 RLL 변조 코드에 대한 인코더/디코더 및 채널을 통과한 데이터에 대해 심볼간 간섭을 제거하기 위한 등화기와 등화된 채널 출력 신호로부터 전송된 데이터를 결정하기 위한 여러 가지 신호 검출기를 설계하여 채널을 통과하기 전의 원본 데이터와 통과후의 출력 값에 대한 에러율을 분석, 검증하였다.