• 정보와 통신
• /
• 제9권11호
• /
• pp.47-52
• /
• 1992

신경망 실용화에 기본이 되는 신경망 VLSI 기술의 최근 발전 추세에 관하여 검토하였다. 대규모 고속 신경망 VLSI 구현 방법들인 디지털, 아날로그, 하이브리드 신경망 칩들을 비교하였으며, 십 수만 단위의 하이브리드 신경망 칩기술을 제시하였다.

• 정보처리학회논문지B
• /
• 제9B권4호
• /
• pp.429-436
• /
• 2002

인공 신경망을 실제적인 응용 분야에 적용하기 위하여 하드웨어 시스템으로 구현하는 것이 필요하다. 하드웨어로 구현하는 방법에는 현재 하이브리드 VLSI 신경망 칩으로 구현하는 것이 가장 유망하다. 이미 학습된 신경망을 하이브리드 신경망 칩을 사용하여 구현하는 경우 뉴런 출력과 가중치 값의 양자화 과정이 필수적이다. 이러한 과정은 신경망의 출력층 뉴런의 이미 학습된 출력에 비해 왜곡을 야기한다. 본 논문에서는 이러한 신경망의 출력 왜곡에 대한 통계적 특성을 자세하게 분석하였다. 분석 결과는 신경망의 출력 왜곡을 줄이기 위해서는 입력 벡터의 정규화와 가중치 값들이 작아야 한다는 사실을 보여 주었다. 시계열 데이터에 대한 실험 결과는 분석 결과를 고려하여 학습된 신경망들의 경우 실제로 뉴런 출력 및 가중치 값의 양자화로 인한 출력층 뉴런의 출력 왜곡이 상당히 줄어들 수 있음을 명확히 보여 주었다.

• 전자공학회논문지C
• /
• 제36C권11호
• /
• pp.46-54
• /
• 1999

셀룰러 신경망 셀의 출력값은 각 셀의 초기 상태값에 따라서 국부적 최소점으로 안정화될 수 있으므로 출력값에 오류를 가져을 수 있다. 이에 본 논문에서는 각 셀의 초기 상태값에 관계없이 출력값이 전역적 최소점 도달하여 정확한 출력이 보장되도록 하는 어닐링 기능을 갖는 6×6 셀룰러 신경망을 설계하였다. 이 칩은 0.8㎛ CMOS 공정으로 설계하였다. 설계된 칩은 약 15,000여개의 트랜지스터로 구성되며 칩 면적은 약 2.89×2.89㎟이다. 설계된 회로를 이용한 윤곽선 추출 및 hole filling에 대한 시뮬레이션 결과에서 어닐링이 되지 않은 경우에서 출력값에 오류를 일으킬 수 있지만 어닐링 기능을 갖는 경우에는 오류가 발생하지 않는 것을 확인하였다. 시뮬레이션에서 어닐링 시간은 3μsec로 하였다.

• 한국공작기계학회논문집
• /
• 제16권3호
• /
• pp.64-74
• /
• 2007

The continuous chip in turning operation deteriorates precision of workpiece and causes a hazardous condition to operator. Thus the chip form control becomes a very important task for reliable machining process. So, grooved chip breaker is widely used to obtain reliable discontinuous chip. However, developing new cutting insert having chip breaker takes long time and needs lots of research expense due to a couple of processes such as forming, sintering, grinding and coating of product and many different evaluation tests. In this paper, performance of commercial chip breaker is evaluated with neural network which is learned with a back propagation algorithm. For the evaluation, several important elements(depth of cut, land, breadth, radius) which directly influence the chip formation were chosen among commercial chip breakers and were used as input values of neural network. With the results of these input values, the performance evaluation method was developed and applied that method to the commercial tools.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1994년도 제11회 음성통신 및 신호처리 워크샵 논문집 (SCAS 11권 1호)
• /
• pp.399-402
• /
• 1994

본 논문에서는 국내에서 개발된 신경망 VLSI 인 URAN에 대하여 살펴보고 URAN을 이요한 DAM성 인식 시스템의 설계에 관해 기술한다. 시뮬레이션을 통해 낮은 정밀도의 입출력 및 연결강도, 선형 출력함수를 가지는 뉴런을 사용하는 신경망 음성 인식 시스템의 성능을 분석하고 잡음 환경에서 낮은 정밀도를 사용한 신경망의 성능 저하 정도를 검토한다.

• 한국멀티미디어학회논문지
• /
• 제4권3호
• /
• pp.257-269
• /
• 2001

직접회로의 직접도 증가로 인해서 신경망을 칩으로 구현하려는 시도가 이뤄지고 있고 현재 뉴런을 모방하는 칩이 나와있는 상황이다. 하지만 이런 시도는 신경 자체를 모방하려는 것으로 아직 직접회로의 직접도를 볼 때 그런 시도가 의도하는 궁극적인 목표인 대규모의 신경망을 구현하기엔 부적합하다. 차라리 신경망의 단위를 이루는 뉴런을 구현하는 것보다는 신경망을 모방하는 시스템의 모방이 보다 적절하다. 여러 신경망이나 패턴분류 등의 신호처리에서 공통으로 필요로 하는 연산이 있다. 바로 대량의 신호를 곱하고 더 하고 LUT를 읽는 연산이다. 이 연산은 신경망에서 한 층의 각 노드들로부터 그에 따른 다음 층으로의 연결들 각각을 곱해서 더해주고 시그모이드 값을 발생시키는 작업과 동일하며, 반복적이고 많은 계산량을 요구하므로 이 부분을 고속 하드웨어로 만들 경우 시스템 전체의 속도 증가를 기대할 수 있다. 그래서 여기서는 뉴런이 아닌 신경망을 구현하는데 그것은 신경망뿐만 아닌 다른 많은 응용을 기대할 수 있는 공통적 연산부분이다. 이 연산을 앞으로 논의할 비트 분리 연산구조 방식으로 처리함으로써 실시간 병렬처리에 응용할 수 있도록 하였다.

• 한국정밀공학회지
• /
• 제15권12호
• /
• pp.106-112
• /
• 1998

A major problem in automation of turning operations is the difficulty in obtaining a sufficient and reliable chip control. The chip should be detected in order to provide a optimum chip control for unmanned turning operation. Using the difference of energy radiated from the chip, chip Patterns are estimated using pyrometer. From the initial output from the pyrometer, chips are identified according to the backpropagation algorithm developed in the research. The learning system developed in this work can be applied in real-time control of turning process with minor modification in drive system.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1998년도 하계종합학술발표회 논문집(하)
• /
• pp.1237-1240
• /
• 1998

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.481-484
• /
• 2005

본 논문에서는 부동소수점 연산을 사용하면서도 빠른 처리속도를 가지는 신경망의 파이프라인 설계를 제안한다. 부동소수점 연산은 고정소수점 연산보다 느린 처리속도와 많은 면적으로 일반적인 하드웨어 구현에서 잘 사용되지 않지만, 제안된 구조에서는 고정소수점 연산보다 더 정확한 값을 계산할 수 있는 부동소수점 연산을 사용하며 부동소수점의 느린 처리 속도를 보완할 수 있도록 파이프라인 구조를 사용한다. 파이프라인 구조의 성능을 검증하기 위해 2 가지의 서로 다른 구조의 신경망을 사용한다. 실험 환경으로는 Xilinx XC2V8000 칩과 Xilinx ISE 6.2 의 합성 도구를 사용한다. 실험 결과는 파이프라인 구조일 때의 신경망은 각각 7 클럭, 8 클럭이 소요되고, 파이프라인 구조가 아닐 때 각각의 신경망은 77 클럭, 84 클럭으로써 파이프라인 구조일 때 약 10 배의 빠른 처리를 가진다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1997년도 춘계학술대회 논문집
• /
• pp.993-997
• /
• 1997

The continuous chip depresses the accuracy of workpieces and promotes the wear of machine tools and hunts operators. So chip control os a major problem in turning process. In this paper, a method of chip identification is develope by pyrometer. The identifier is applied in real-time control of chip pattern with adjusting feedrate.