• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.81-85
• /
• 2007

반도체 공정에서 식각 공정을 위한 패턴 형성 시, 현상을 위해 포토레지스트를 도포한다. 이 포토레지스트는 일정한 두께로 도포 되어야 하기 때문에 고도의 정밀성이 요구되는 공정이며, 공정 불량이 빈번하게 발생한다. 이러한 공정 불량 발생 시 현재 양산에서는 매엽식 장비로 애싱 전 처리 한 후, 약액 처리를 위해 낱장의 웨이퍼를 일정량 모아서 배치식 장비로 처리한다. 이렇게 되면 공정 불량 발생시, 약액의 소모를 줄이기 위해서는 일정량 모아질 때까지 대기하여 처리하여 시간 소모가 커지며, 시간 소모를 줄이기 위해서는 낱장으로 처리하여야 하기 때문에 약액 손실이 커져 비경제적일 수 밖에 없다. 따라서 본 연구에서는 이러한 문제점을 해결하기 위해, 매엽식 장비로 무기 용제를 이용하여 효율적으로 포토레지스트를 제거하는 방법에 대해서 평가를 실시하였다. 평가 결과 krF 포토 레지스트 웨이퍼에 대해서 완전 박리하는 결과를 얻었으며, 160nm 기준 파티클 50개 미만의 결과를 얻었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.507-507
• /
• 2013

유리기판으로 투과되는 빛들 중에는 내부 전반사나 wave-guided mode로 인하여 손실이 일어나 일반적으로 20%의 광추출 효율을 가진다. 이러한 문제점을 해결하기 위한 연구에는 Photonic Crystal과 같은 주기적인 나노 구조물이 있는데 이러한 구조물을 제작하기 위한 마스크 공정 과정은 대부분 복잡하거나 비싼 단점이 있다. 이에 본 발표에서는 마스크 없이 비정질소다라임 유리의 구조물 생성으로 광 추출 효율이 상승하는지 보고자 하였다. M-ICP (Magnetized-Induced Coupled Plasma)란 용량 결합형 플라즈마와 유도 결합형 플라즈마 두 가지 방식의 플라즈마를 이용한 것인데 용량 결합형 플라즈마를 이용해 이온이 sheath에 의해 가속되어 유리표면에 부딪히고 그에 따라 유리가 식각되는 물리적 식각을 이용하였다. 또한 이온의 밀도를 조절하기 위해 유도결합형 플라즈마 방식을 이용하여 식각률을 높였다. 화학적 식각을 위해서는 CF4와 O2혼합 가스를 이용해 F가 Si와 결합하여 SiF4가 되어 사라지고 탄소잔여물인 C는 O2와 반응하여 제거하였다. 그 결과, 랜덤한 분포를 가지는 미세한 구조물(stochastic sub-wavelength structure)을 유리 표면에 형성할 수 있었고, 또한 다양한 가스 종류와 압력, source power와 bias power, 그리고 시간을 바꿔가며 미세 구조물들을 관찰하였다. 실험 결과, 가시광선 파장 이하의 높이를 갖고 수 마이크로미터의 너비를 갖는 구조물이 전반사되는 빛을 효율적으로 추출하는 것을 산란되는 빛의 정도인 diffusive transmittance 가 기존 0%에서 15% 정도로 증가하는 것으로 스펙트로포토미터 측정을 통해 확인하였다. 이러한 유리 기판 위 구조물 생성방법을 OLED에 적용한다면 적은 비용으로 소자의 효율을 크게 향상 시킬 수 있을 것이다. 또한 본 처리 과정의 장점은 기존의 방법에 필요한 스퍼터링이나 RTA 처리 과정이 필요 없어 공정 단가 절감과 제조 공정의 단순화로 높은 생산성을 얻을 수 있으며 대면적화에도 유리하다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.296-296
• /
• 2012

펄스 직류 플라즈마 전원 공급시 임피던스 트랜스포머의 유무에 따른 전기적 특성 변화를 연구하였다. 실험 변수는 펄스 직류 전압(350~550 V), 펄스 직류 주파수(100~250 kHz), 리버스 시간(0.4~1.2 ${\mu}sec$.)이었다. 전기적 특성은 주로 오실로스코프를 이용하여 분석하였다. 펄스 직류 전원의 경우 임피던스 트랜스포머의 여부에 상관없이 주파수가 커지거나 리버스 시간이 커지면 peak-to-peak 전압이 증가한다는 사실을 이해하였다. 본 실험은 저진공에서 실시하였다. 임피던스 트랜스포머를 부착하지 않은 경우, GaAs의 식각 속도는 10 sccm BCl3를 사용한 경우 최대 $0.4{\mu}m$까지 얻을 수 있었다. 감광제에 대한 최대 식각 선택비는 약 2.5:1이었다. 또한 식각된 GaAs의 표면은 깨끗하였으며, 염소와 관련된 잔류 물질은 거의 발견되지 않았다. 임피던스 트랜스포머를 설치하면 GaAs의 식각 속도는 증가하였으나 샘플 척에 열 부하가 많았다. 펄스 직류 플라즈마를 이용한 처리장치 개발시 전기적 특성 변화 및 공정 속도 조절에 있어 임피던스 트랜스포머의 역할 및 그 특성에 대한 많은 연구가 필요하다는 본 기초 연구를 통해 얻을 수 있었다.

• ETRI Journal
• /
• v.13 no.4
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.

• Applied Chemistry for Engineering
• /
• v.32 no.1
• /
• pp.20-27
• /
• 2021

Effects of the etching treatment of SAPO-34 catalyst were investigated to improve the catalytic lifetime in DTO reaction. The aqueous NH3 solution was a more appropriate treatment agent which could control the degree of etching progress, compared to that of using a strong acid (HCl) or alkali (NaOH) solution. Therefore, the effect on characteristics and lifetime of SAPO-34 catalyst was observed using the treatment concentration and time of aqueous NH3 solution as variables. As the treatment concentration or time of aqueous NH3 solution increased, the growth of erosion was proceeded from the center of SAPO-34 crystal plane, and the acid site concentration and strength gradually decreased. Meanwhile, it was found that external surface area and mesopore volume of SAPO-34 catalyst increased at appropriate treatment conditions. When the treatment concentration and time were 0.05 M and 3 h, respectively, the lifetime of the treated SAPO-34 catalyst was the longest, and was significantly enhanced by ca. 36% (based on DME conversion of > 90%) compared to that of using the untreated catalyst. The model for the etching progress of SAPO-34 catalyst in a mild treatment process using aqueous NH3 solution was also proposed.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.52 no.3
• /
• pp.105-115
• /
• 2015

In semiconductor etching simulation, The source modeling for generating plasma species is required. In this paper, we modeled the source of plasma etching process with probability distribution and the feature profile with simple geometry objects, then got the flux on the feature profile. The distance between the source and the cell on the modeling parameters of the source, there are a number of particles to be emitted from a source, there is a number (area of the cell) of the cell on the profile with additional parameters to give the calculation of flux. The flux error ratio on both gaussian(Incident Flux) and cosine probability distribution(Incident Neutral Flux) is much decreased as the number of ray is increased but the processing time is more increased than that. The increase of the number of cell and distance makes increase the flux error ratio and the processing time moderately. In view of the processing time through the experimental results in this paper, it is possible to analogize the calculation of appropriate fluxes.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.373-375
• /
• 2011

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 결정형 태양전지에서 저가격화 및 고효율은 태양전지를 제작하는데 있어 필수 요소 이다. 그 중 결정질 태양전지 고효율을 위한 여러 연구 방법 중 표면 텍스쳐링(texturing)에 관한 연구가 활발하다. 텍스쳐링은 표면반사에 의한 광 손실을 최소화 하여 효율을 증가시키기 위한 방법으로 습식 식각과 건식 식각을 사용하여 태양전지 표면 위에 요철 및 피라미드구조를 형성하여 반사율을 최소화 시킨다. 건식식각은 습식식각과 다른 환경적 오염이 적은 것과 소량의 가스만으로 표면 텍스쳐링이 가능하여 많은 연구가 진행중이다. 건식 식각 중 하나인 RIE(reactive ion etching)는 고주파를 이용하여 플라즈마의 이온과 silicon을 반응 시킨다. 실험은 RIE를 이용하여 SF6/02가스를 혼합하여 비등방성 에칭 및 피라미드 구조를 구현하였다. RIE 공정 중 SF6/02가스는 높은 식각 율을 갖으며 self-masking mechanism을 통해 표면이 검게 변화되고 반사율이 감소하게 된다. 이 과정을 통해 블랙 실리콘을 형성하게 된다. 블랙 실리콘은 반사율 10% 이하로 self-masking mechanism으로 바늘모양의 구조를 형성되는 게 특징이며 표면이 검은색으로 반사율이 낮아 효율증가로 예상되지만 실제 바늘 모양의 블랙 실리콘은 태양전지 제작에 있어 후속 공정 인 전극 형성 시 Ag Paste의 사이즈와 표면 구조를 감안할 때 태양 전지 제작 시 Series resistance를 증가로 효율 저하를 가져온다. 본 연구는 SF6/02가스를 혼합하여 기존 RIE로 형성된 바늘모양의 구조의 블랙 실리콘이 아닌 RIE 내부에 metal-mesh를 장착하여 단결정(100)실리콘 웨이퍼 표면을 텍스쳐링 하였고 SF6/02 가스 1:1 비율로 공정을 진행 하였다. metal-mesh 홀의 크기는 100um로 RIE 내부에 장착하여 공정 시간 및 Pressure를 변경하여 실험을 진행하였다. 공정 시간이 변경됨에 따라 단결정(100) 실리콘 웨이퍼 표면에 피라미드 구조의 균일한 1um 크기의 블랙 실리콘을 구현하였다. 바늘모양의 블랙 실리콘을 피라미드 구조로 구현함으로써 바늘 모양의 단점을 보완하여 태양전지 전기적 특성을 분석하여 태양전지 제작시 변환 효율을 증가시킬 것으로 예상된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.370-370
• /
• 2010

최근 자연모사를 통한 초저마찰 연구가 활발히 진행되고 있으며 리소그라피, 레이져 가공법 등의 다양한 방법을 통해 표면구조 제어가 시도되고 있다. 본 연구에서는 자장여과 아크 플라즈마 이온 소스를 이용한 WC-Co 및 SCM 415 금속소재의 표면구조 형상제어를 통해 저마찰 특성을 시도하였다. 자장여과 아크 소스는 90도 꺽힘형이며 5개의 자장 코일을 통해 아크 음극에서 발생된 고밀도($10^{13}\;cm^{-3}$ 이상) 플라즈마를 표면처리 대상 기판까지 확산시켰다. 공정 압력은 알곤가스 1 mTorr, 아크 방전 전류는 25 A, 플라즈마 수송 덕트 전압은 10 V이다. 기판 전압은 비대칭 펄스 (-80 %/+5 %)로 -600 V에서 -800 V까지 인가되었으며 -600 V 비대칭 펄스 인가시기판으로 입사하는 알곤 이온 전류 밀도는 약 $4.5\;mA/cm^2$ 이다. WC-Co 시편의 경우 -600 V 전압 인가시, 이온빔 처리 전 46.4 nm(${\pm}12.7\;nm$)의 조도를 갖는 시편이 5분, 10분, 20분동안 이온빔 처리함에 따라 72.8 nm(${\pm}3\;nm$), 108.2 nm(${\pm}5.9\;nm$), 257.8 nm(${\pm}24.4\;nm$)의 조도를 나타내었다. SCM415 시편의 경우 -800 V 인가시, 이온빔 처리 전 20.4 nm(${\pm}2.9\;nm$)의 조도를 갖는 시편이 20분동안 이온빔 처리함에 따라 275.1 nm(${\pm}43\;nm$)의 조도를 나타내었다. 또한 주사전자현미경을 통한 표면 형상 관찰 결과, 이온빔 식각을 통해 생성된 거친 표면에 $3-5\;{\mu}m$ 직경의 돌기들이 산발적으로 생성됨을 확인했다. 마찰계수 측정 결과 SCM415 시편의 경우, 이온빔 처리전 마찰계수 0.65에서 조도 275.1 nm 시편의 경우 0.48로 감소하였다. 본 연구를 통해 이온빔 식각을 이용한 금속표면 제어 및 저마찰 특성 향상의 가능성을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.11a
• /
• pp.57-58
• /
• 2007

본 연구에서는 실리콘 식각 공정 중 하나인 BOSCH 공정 이후 문제가 되는 scallops를 후처리 공정인 RCA 클리닝 공정, KOH와 IPA를 이용한 습식식각 공정을 이용하여 제거하는 방법을 개발하였다. 또한 Via-Hole 에칭 공정이후 전기적 절연을 위해 측벽에 증착된 TEOS 표면에 대하여 분석하였다.