• Journal of Korean Electronics
• /
• v.3 no.5
• /
• pp.77-81
• /
• 1983

• Electric Engineers Magazine
• /
• s.161
• /
• pp.40-43
• /
• 1996

프로그래머블 컨트롤러(PC)라고 하는 제어장치가 1970년대말부터 급격하게 사용되기 시작된 것은 주지하는 바와 같다. 그후 어느 조사에 의하면 PC의 연간 신장률이 $30\~40\%$나 됐다고 한다. 본고는 앞으로 1년간에 걸쳐 (1) 종래 전자 릴레이 시퀀스 제어기술 영역의 업무에 종사해 왔지만 PC와 접하지 않으면 안되게 된 사람과 (2) 새로 학교나 직업훈련소를 나와 앞으로 PC를 취급하는 직장에 종사하게 된 사람들을 대상으로 연재를 시작하는 것이므로 시퀀스 제어의 동작, 회로, 회로도를 보는 방법, 그리는 방법에 대해서 일단의 지식과 경험이 있어야 하는 것이 전제조건이 된다. 본 연재는 종래의 시퀀스 제어회로를 PC의 프로그램으로 표현하려면 어떻게 생각하면 되는가를 중심으로 완결된 프로그램을 들어 기술한다. 즉, 지금까지 전선으로 릴레이간을 배선하여 제어회로를 작성하고 있던 것을 PC의 프로그램으로 만드는(이것을 소프트 와이어드라고도 한다) 방법이 설명되고 있다. PC 프로그램 작성은 용이성이 필요 조건이 된다. 이를 위해 본고에서는 명령의 수를 제한하고 프로그램의 논리구조가 명확해지는 방법을 사용하였다. 본 연재는 앞에서 언급한 바와 같이 소형 PC를 릴레이 대신 사용하는 방법에 대해서 기술하는 것으로서, 시퀀스 제어계의 설계에 관해서는 취급하고 있지 않다. 그것은 별차원의 것이기 때문이다. 그러나 PC로 시퀀스 제어회로를 간단히 작성하게 되면 다음은 회로를 어떻게 해서 만드는가 또는 회로를 만드는 것이 아니고 기계의 움직임을 그대로 표현하고 그것을 프로그램으로 하는 것같은 이른바 설계법으로 PC의 과제가 이동해 하는 것은 확실하다. 소프트 와이어드화의 힘이 붙으면 다음은 시퀀스 제어계의 동작 표현법, 설계법으로 흥미가 옮겨 가게 된다. 본고가 이것으로의 교량역할이 된다면 다행이겠다.

• Proceedings of the KIPE Conference
• /
• 2013.11a
• /
• pp.46-47
• /
• 2013

본 논문에서는 6 직렬 연결된 ITER VS 컨버터의 시퀀스 제어 비교 해석에 대하여 서술하였다. 소자의 가용성이나 크기등의 한계로 인하여 여러개의 싸이리스터 정류기를 직렬로 연결하게 되는데 이때 각각의 컨버터를 제어하는 방식에 따라 출력전압과 유효 무효전력의 값이 변하게 된다. 본 논문에서는 ${\alpha}_{min}$, ${\alpha}_{max}$, 중복값에 대하여 시퀀스제어를 사용하지 않을 경우와 2개조 3대와 1개조 6대로 시퀀스 제어를 하였을 때를 비교하였다. 모든 경우에서 출력전압인 $V_d$의 값은 동일하지만 무효전력은 시퀀스 제어를 할 경우 각각 22%, 27%감소 하였으며, 6대 싸이리스터 정류기들의 점호각 ${\alpha}$의 변화를 최소화하는 스위칭 방법을 제안하였다.

• Proceedings of the Korean Society of Disaster Information Conference
• /
• 2022.10a
• /
• pp.337-338
• /
• 2022

시퀀스제어는 제조, 유통, 건설, 의료 산업분야의 기계, 전기, 전자, 자동화 등에 응용되어 널리 사용하고 있다. 4차산업의 발전으로 제어분야에 인공지능 융합 기술이 산업에 중요한 요소가 되어가고 있다. 특히 기존 시스템에 마이크로프로세서와 인공지능이 융합된 설비의 안전성과 혁신성을 평가하고 신뢰성 높은 장비개발이 요구되고 있어 교육목적의 장비를 개발하여 해당분야의 발전을 견인하고자 한다. 자체 개발한 일체형 인공지능 컨트롤러 모듈은 기존의 시퀀스 및 PLC제어 회로에 인공지능 능력을 융합한 장비이다. 본 장비의 성능평가항목으로 동작, 음성, 문자, 색상 등의 인식 능력과 회로의 안정성, 신뢰성을 평가하였다. 시퀀스 및 PLC 회로를 설계 후 융합된 일체형 인공지능 컨트롤러 모듈의 성능평가항목이 모두 만족하였고 회로의 안전성과 신뢰성에 문제가 없는 것으로 나타났다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.24 no.5
• /
• pp.55-61
• /
• 2010

When we design the control system used Programmable Logic Controller(PLC) by Sequential Function Chart(SFC), if we use a SFC, it is easy to know the sequential flow of control, to maintenance the controller and to describe a program. We program a SFC by a unique sequence, an alternative sequence and a parallel sequence. If we program a SFC by a alternative sequence, the memory size of a alternative sequence must be larger than the memory size of a unique sequence. Therefore this thesis show an efficient method to reduce a memory size and we confirmed its feasibility through actual example.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.1
• /
• pp.107-112
• /
• 2010

When we design the control system used Programmable Logic controller(PLC), if we program a Sequential Function Chart(SFC), It is easy to understand the sequential flow of control, to maintenance the controller and to describe a program. SFC language is programmed by a single sequence, a select sequence and a parallel sequence. In a select sequence, when the select step is error, the whole process is stopped. If the error step has no connection the whole process, the loss is down when we debugging the program without stopping the whole process. Therefore, this thesis shows the efficient method of remote control for select sequence and we confirmed its feasibility through actual example.

• Annual Conference on Human and Language Technology
• /
• 2018.10a
• /
• pp.120-125
• /
• 2018

문서 요약 문제는 최근 심층 신경망을 활용하여 활발히 연구되고 있는 문제 중 하나이다. 많은 기존 연구들이 주로 시퀀스-투-시퀀스 모델을 활용하여 요약을 수행하고 있으나, 아직 양질의 요약을 생성하기에는 많은 문제점이 있다. 시퀀스-투-시퀀스 모델을 활용한 요약에서 가장 빈번히 나타나는 문제 중 하나는 요약문의 생성과정에서 단어나 구, 문장이 불필요하게 반복적으로 생성되는 것이다. 이를 해결하기 위해 다양한 연구가 이루어지고 있으며, 이들 대부분은 요약문의 생성 과정에서 정확한 정보를 주기 위해 모델에 여러 모듈을 추가하였다. 하지만 기존 연구들은 생성 단어가 정답 단어로 나올 확률을 최대화 하도록 학습되기 때문에, 생성하지 말아야 하는 단어에 대한 학습이 부족하여 반복 생성 문제를 해결하는 것에는 한계가 있다. 따라서 본 논문에서는 기존 요약 모델의 복잡도를 높이지 않고, 단어 생성 이력을 직접적으로 이용하여 반복 생성을 제어하는 모델을 제안한다. 제안한 모델은 학습할 때 생성 단계에서 이전에 생성한 단어가 이후에 다시 생성될 확률을 최소화하여 실제 모델이 생성한 단어가 반복 생성될 확률을 직접적으로 제어한다. 한국어 데이터를 이용하여 제안한 방법을 통해 요약문을 생성한 결과, 비교모델보다 단어 반복이 크게 줄어들어 양질의 요약을 생성하는 것을 확인할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.93-94
• /
• 2012

본 논문에서는 태양광 모듈 집적형 전력변환장치 (Photovoltaic Module Integrated Converter, PV MIC)를 구동하기 위한 제어 시퀀스를 분석하고 이를 구현한다. 이를 위해 Cascade Buck-Boost Converter Topology를 채택하였고, 이를 기반으로 일사조건에 따른 최대 전력점 추종을 위해 PV MIC의 동작 모드를 결정하는 제어 시퀀스를 제안한다. 실제 PV Module을 연결한 PV MIC의 구동 실험을 통하여 제안한 제어 시퀀스를 검증한다.

• 전기의세계
• /
• v.36 no.5
• /
• pp.316-325
• /
• 1987

다각 보행 로보트의 세부 개발 분야로는 다음과 같이 세가지로 나눌 수 있다. (1) 기계적 구조 분야-3축 자유도를 갖는 다리의 구조, 에너지 효율을 고려한 다리의 구조, 역학 및 운동학의 분석, 모델화등 (2) 제어분야-다리의 시퀀스 결정, 각 다리의 서보 제어, 균형 및 안정도 유지, 속도제어 (3) 지능 및 센서 분야-장애물 인식, 경로의 판단, 장애물 통과시 다리의 위치 결정 본고에서는 제어분야와 관련하여 걸음새(gait)의 종류 및 표시방법에 대해서 2장에서 언급하고, 3장에서 1각 및 2각 제어 알고리즘을 통해 역학(dynamics)이 고려된 다리의 시퀀스 제어에 관해서 알아보며, 4각 이상의 다각 로보트에 대한 제어문제 및 제어기법에 대하여 4장에서 기술하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.6
• /
• pp.431-441
• /
• 2003

This paper presents the design of 32 bit microprocessor for a sequence control using a field programmable gate array(FPGA). The microprocessor was designed by a VHDL with top down method, the program memory was separated from the data memory for high speed execution of sequence instructions. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. In order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 32 bits. And the real time debug operation was implemented for easeful debugging the designed processor with a single step run, PC break point run, data memory break point run. Also in this designed microprocessor, pulse instructions, step controllers, master controllers, BM and BCD type arithmetic instructions, barrel shift instructions were implemented for sequence logic control. The FPGA was synthesized under a Xilinx's Foundation 4.2i Project Manager using a V600EHQ240 which contains 600,000 gates. Finally simulation and experiment were successfully performed respectively. For showing good performance, the designed microprocessor for the sequence logic control was compared with the H8S/2148 microprocessor which contained many bit instructions for sequence logic control. The designed processor for the sequence logic showed good performance.