• Title/Summary/Keyword: 시정수 비교기

검색결과 21건 처리시간 0.022초

시정수 비교기를 이용한 작은 크기의 위상고정루프 (Small-size PLL with time constant comparator)

  • 고기영;최영식
    • 한국정보통신학회논문지
    • /
    • 제21권11호
    • /
    • pp.2009-2014
    • /
    • 2017
  • 본 논문에서는 변화하는 루프필터 전압을 시정수 비교기를 사용하여 감지하고, 이의 출력에 따라 루프필터 전압변화를 보상하여 단일 칩으로 구현이 가능한 작은 크기의 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존 구조에서는 안전한 동작이 불가능한 크기인 작은 용량을 가지는 커패시터를 사용하여 칩의 크기를 최소화 하였다. 시정수 비교기는 작은 시정수 값을 가지는 저항, 커패시터와 높은 시정수 값을 가지는 저항, 커패시터를 통과한 신호들을 입력으로 받아 루프필터 출력 전압의 변화를 감지한다. 시정수가 큰 노드의 출력은 루프필터 출력전압의 평균 값을 가지고, 시정수가 작은 노드의 출력은 루프필터 출력전압과 거의 같은 값을 가진다. 각 노드의 차이를 비교하여 나온 출력은 전류 보상기를 제어하여 작은 크기의 루프필터 커패시터를 충 방전 시킨다. 이는 제안된 위상고정루프를 안정하게 동작하도록 한다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.

계통 외란에 강인한 동기 좌표계 비례 적분 전류 제어기 이득 선정 연구 (A Study of Synchronous Reference Frame PI Current Controller Gain Selection Robust to Grid Disturbance)

  • 조현길;김지찬;차한주
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2015년도 추계학술대회 논문집
    • /
    • pp.141-142
    • /
    • 2015
  • 본 논문에서는 동기 좌표계 비례 적분(PI) 전류 제어기의 이득 산정에 따른 계통 외란 발생 시 제어기의 응답 특성을 연구하였다. PI 전류 제어기의 이득 선정 시 플랜트의 시정수와 적분기 시정수를 같게 설정하는 극점-영점 상쇄 기법을 사용하여 전류 제어 특성을 결정할 수 있다. 그러나 극점-영점 상쇄 기법을 통해 이득이 선정된 전류 제어기는 계통에 외란 발생시 제어기 응답 특성이 느려진다. 적분기 시정수를 샘플링 주기를 이용하여 선정한다면 계통 외란에 강인한 특성을 갖게 된다. 제안된 방법은 각각 선정된 적분기 시정수를 가지고 외란에 대한 주파수 응답 특성과 데드 타임이 추가된 계통연계형 인버터 시뮬레이션 결과를 비교 분석하여 제안된 적분기 시정 수 선정 방법이 외란에 더 강인함을 검증하였다.

  • PDF

전하펌프를 이용한 루프 필터 전압변화 보상 위상고정루프 (Loop Filter Voltage Variation Compensated PLL with Charge Pump)

  • 안성진;최영식
    • 한국정보통신학회논문지
    • /
    • 제20권10호
    • /
    • pp.1935-1940
    • /
    • 2016
  • 본 논문에서는 RC 시정수 회로를 포함하는 비교기를 이용해 보조 전하펌프를 제어하여 루프 필터 출력 전압 변동 폭을 최소화 하는 위상고정루프(PLL)를 제안하였다. 루프 필터의 출력 전압변화는 작은 시정수 값을 가지는 RC와 큰 시정수 값을 가지는 RC를 통해 비교기의 입력으로 각각 전달된다. 작은 시정수를 가지는 RC는 루프 필터의 신호의 변화를 빠르게 전달하는 반면 큰 시정수를 가지는 RC는 루프 필터의 신호를 매우 느리게 전달하여 일정한 크기의 전압과 같이 동작한다. 비교기의 출력 신호는 보조 전하펌프를 제어하고, 이는 전압제어발진기(VCO)의 입력 전압 변동 폭을 줄여준다. 그러므로 제안한 위상고정루프는 위상 잡음이 많이 제거된 신호를 생성한다. 제안된 위상고정 루프는 1.8V의 공급전압에서 0.18um CMOS 공정의 파라미터를 이용하여 Hspice로 시뮬레이션을 수행하고, 동작을 검증하였다.

저항-커패시턴스 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프 (A Jitter Characteristic Improved PLL with RC Time Constant Circuit)

  • 안성진;최영식
    • 전자공학회논문지
    • /
    • 제54권2호
    • /
    • pp.133-138
    • /
    • 2017
  • 본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 작은 시정수 값을 가지는 회로를 지나는 신호는 거의 루프 필터 출력 전압과 같은 값을 가진다. 큰 시정수 값을 가지는 회로를 지나는 신호는 루프 필터 출력전압의 평균값을 가지며, 비교기회로에서 기준 신호 역할을 한다. 비교기의 출력 신호는 루프 필터에 전류를 공급하는 보조 전하펌프를 제어한다. 루프 필터 출력 전압이 상승하면 보조 전하펌프는 루프 필터에서 전류를 방전시켜 루프 필터 출력 전압이 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 보조 전하펌프는 루프 필터에서 전류를 충전시켜 루프 필터 출력 전압이 상승하게 한다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

두 개의 부궤환 루프로 지터 특성을 개선한 위상고정루프 (A jitter characteristic improved two negative feedback loop PLL)

  • 고기영;최혁환;최영식
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2017년도 춘계학술대회
    • /
    • pp.197-199
    • /
    • 2017
  • 본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

  • PDF

유도전동기의 회전자 시정수 변동에 대한 슬립 보상 (Slip Compensation for Rotor Time Constant Variation of Induction Motor Drives)

  • 이수원;전칠환
    • 한국정보통신학회논문지
    • /
    • 제4권2호
    • /
    • pp.487-492
    • /
    • 2000
  • 본 논문은 유도전동기 간접 벡터 제어시 회전자 시정수 변동에 대한 슬립보상 방법을 제안하였다. 회전자 시정수가 변동하면 고정자 전류의 자속 및 토크 성분의 상호 간섭이 발생하여 벡터제어가 불가능하고 성능이 저하하게 된다. 이를 해결하기 위하여 본 논문에서는 실제 자속 성분과 기준 자속 성분을 비교하여 위상차 없이 자속 성분을 기준 좌표의 q축에 일치시키고 PI 제어기를 이용하여 슬립을 보상하는 방법을 제시하였다. 제안된 방법을 이용하면 유도전동기의 회전자 저항 변동시 q축 자속 성분이 0이 되어 적정 슬립이 유지되고 정확한 벡터제어가 실현된다. 제안된 알고리즘의 타당성을 컴퓨터 시뮬레이션과 실험을 통하여 검증하였다.

  • PDF

전기구동방식 디지털 가버너의 최적제어계 설계에 관한 연구 (A Study on the Design of the Optimal Control System for Electric Driving Digital Governor)

  • 김성환;라진홍;양주호
    • 수산해양기술연구
    • /
    • 제26권1호
    • /
    • pp.88-100
    • /
    • 1990
  • 이상과 같이 엑튜에이터의 동특성 해석을 행하고 PID 제어기 및 최적 제어기를 설계하여 응답시뮬레이션을 한 결과 다음과 같은 결론을 얻었다. 1) 엑튜에이터 부의 시정수는 엔진 부의 시정수에 비해 아주 작아 생략하여 제어계를 구성할 수 있다. 2) 한계 감도법에 의해 PID 제어기를 시뮬레이션 한 결과 PID 제어 가버너는 전반적으로 오버슈트가 크고 중속 및 고속 상태에서는 정정시간이 비교적 짧지만 저속에서는 정상 상태에 도달하는데 상당한 시간이 걸린다. 3) 중량 matrix를 적당히 선택하여 최적 피이드 백 게인을 구한 후 마이크로 프로세서에 저장하여 제어기를 구성하면 PID 제어기 보다 양호한 응답 특성을 갖는 제어기를 설계 할 수 있다.

  • PDF

시정수 제어 기법이 적용된 Multi-Rate CDMA 시스템을 위한 Hopfield 신경망 기반 다중 사용자 검출기 (Time Constant Control Method for Hopfield Neural Network based Multiuser Detector of Multi-Rate CDMA system)

  • 김홍열;장병관;전재춘;황인관
    • 한국통신학회논문지
    • /
    • 제28권6A호
    • /
    • pp.379-385
    • /
    • 2003
  • 본 논문에서는 다수의 사용자가 있는 주파수 선택성 페이딩 환경하의 multi-rate CDMA 시스템에서Hopfield 신경망의 시정수를 제어하는 알고리즘을 이용하여 Hopfeld 신경망 기반 다중 사용자 검출기의 국부 최소점 문제를 간단히 해결하고 설계된 검출기의 성능을 병렬 간섭 제거기와 비교 분석하였다 또한 역방향 링크는 부호 길이가 256 칩인 short 스크램블링 부호를 가정하고, short 스크램블링 부호의 주기성을 이용한 간단한 상관계수 예측 알고리즘을 사용하여 주기적인 확산부호간 상관계수 행렬을 계산하고 Hopfield 신경망의 입력으로 사용하여 확산 코드의 주기에 상응하는 연산에 필요한 신경망회로의 복잡도를 1/(64*64) 배로 단순화하였다. 그, 결과 Hopfield 신경망을 이용한 다중 사용자 검출기(HNN-MUD)는 다중 사용자 간섭(MAI)을 효과적으로 제거하여 기존의 검출기에 비해 낮은 비트 오류율을 보였고 근원거리상황(near-far situation)에서도 타 사용자의 전력의 크기에 관계없이 거의 일정한 비트 오류율을 보여, 기존의 검출기 보다 성능이 향상됨을 보였다.

유도전동기의 강건한 저속 제어를 위한 단위각 보상 벡터 제어 (The Vector Control with Compensating Unit Angle for the Robust Low Speed Control of Induction Motor)

  • 원영진;박진홍
    • 전자공학회논문지T
    • /
    • 제35T권1호
    • /
    • pp.90-98
    • /
    • 1998
  • 본 논문은 유도전동기를 저속에서 강건하게 제어할 수 있도록 개선된 벡터 제어에 관한 연구이다. 유도전동 기가 정격 속도의 10% 이하인 저속에서 구동될 경우 고조파에 의하여 발생하는 단위 벡터각 오차를 보상하는 알고리즘을 제안하였다. 또한 저속 및 과도상태에서 회전자 파라미터 변화에 대하여 강건하게 운전하도록 회전 자 시정수에 동조하는 알고리즘을 제시하였다. 제안한 벡터 제어를 이용하여 자속과 토오크 리플을 감소시킴으로써 저속에서 안정된 출력특성을 얻을 수 있었다. 입출력이 정현적인 상태일 때, 제안한 벡터 제어와 직접 벡터 제어 및 간접 벡터 제어의 저속 특성을 비교 분석하였고, 고조파가 함유된 상태에서 각각의 제어 특성을 비교 분석하였다. 그리고 회전자 시정수의 추종 성능은 시뮬레이션으로 확인하였다. 전체 제어 시스템을 실제의 하드웨어로 구현하고, 제안한 벡터 제어와 직접 벡터 제어를 비교 분석하였다. 두 제어 기법을 저속에서 실험 한 결과, 정상상태에서 직접 벡터를 기준으로 할 경우 토오크 리플이 45% 개선된 특성을 얻었다. 또한 자속 전류 리플은 0.2 p.u. 감소하였고, 토오크 전류 리플은 0.6 p.u. 감소함을 확인하였다. 그리고 회전자 시정수의 변화에 대하여 동조됨을 확인하였다. 따라서 저속에서 제안한 벡터 제어의 타당성과 강건성을 입증하였다.

  • PDF

금속펄스 선형증폭기의 빠른 입력펄스에 대한 이득안정도에 관한 연구 (Sinusoidal A Study on the gain Stability of the Feedback Linear Pulse Amplifiers for Fast Pulse Input)

  • 이병선
    • 대한전자공학회논문지
    • /
    • 제11권3호
    • /
    • pp.1-14
    • /
    • 1974
  • 귀환 펄스 선형증폭기에 단계전압과 방사능검출기에서 나오는 펄스 전압이 인가되었때 경우의 이득안정도에 관하여 해석검토 하였다. 방사능 검출기의 일부를 이루고 있는 광전증배관의 양극회로에서 형성되는 파형을 나타내는 식을 유도 하였으며 귀환 증폭기가 하나의 시정수와 두 개의 시정수를 가졌을 경우에 관하여 해석하였고 이 들을 비교 검토하였다. 이들 빠른 입력펄스전압이 귀환증폭기에 인가되면 출력전압의 선형도와 안정도는 증폭기의 rise time와, 2∼3배가 경과하여야 귀환효과가 나타난다. 이 제한을 줄이기 위하여는 귀환증폭기의 rise time을 계측할려는 입력 펄스의 폭보다 적도록 설계하여야 한다는 것을 증명하였다. 이상의 이론은 선형증폭기의 기본증폭단으로 설계된 고렬전압 귀환증폭단에도 그대로 적용굴을 보였으며 이 증폭단의 입력저항이 적을수록 이득안정도가 좋아짐을 보였다.

  • PDF