• Journal of the Institute of Convergence Signal Processing
• /
• v.11 no.2
• /
• pp.177-182
• /
• 2010

The flow of a universal system-level design methodology consists of system specification, system-level hardware/software partitioning, co-design, co-verification using virtual or physical prototype, and system integration. In the developing process of a hardware component in system, the design phase has been regarded as a phase consuming lots of time and cost. However, the verification phase in which functionality of the designed component is verified has recently been considered as a much important phase. In this paper, the implementation of a verification environment which is based on SystemC infrastructure and verifies the functionality of a hardware component is described. The proposed verification system uses SystemC user-defined channel as communication interface between variables of SystemC module and registers of Verilog module. The functional verification of an UART is performed on the proposed verification system. SystemC provides class library for hardware modeling and has an advantage of being able to design a system consisting hardware and software in higher abstraction level than register transfer level. Source codes of SystemC modules are reusable with a minor adaptation on verifying functionality of another hardware component.

• Journal of the Korea Society of Computer and Information
• /
• v.18 no.4
• /
• pp.131-140
• /
• 2013

This paper deals with the design and implementation of an interface for interoperation between DiskSim, a well-known disk simulator, and a system-level simulator based on DEVSim++. Such inter-operational simulation aims at evaluation of an overall performance of storage systems which consist of multiple computer nodes with a variety of I/O level specifications. A well-known system-level simulation framework, DEVSim++ environment is based on the DEVS formalism, which provides a sound semantics of modular and hierarchical modeling methodology at the discrete event systems level such as multi-node computer systems. For maintainability we assume that there is no change of the source codes for two heterogeneous simulation engines. Thus, we adopt a notion of simulators interoperation in which there should be a means to synchronize simulation times as well as to exchange messages between simulators. As an interface for such interoperation DiskSimManager is designed and implemented. Various experiments, comparing the results of the standalone DiskSim simulation and the interoperation simulation using the proposed interface of DiskSimManager, proved that DiskSimManager works correctly as an interface for interoperation between DEVSim++ and DiskSim.

• Convergence Security Journal
• /
• v.2 no.2
• /
• pp.77-88
• /
• 2002

A mobile agent system is an infrastructure that supports the mobile agent paradigm. The main challenges encountered in designing this infrastructure are discussed in this paper. After introducing a generic mobile agent system, we discuss the design issues at two levels. System level issues like the provision of agent mobility and security, are mainly encountered in developing the runtime environments for agent execution. Language level issues, such as agent programming models and primitives, arise in providing support for mobile agent programming, mainly at the library level. This paper Identifies such system and language-level issues, and illustrates the different ways developers ate addressing them. We outline the specific challenges addressed by this dissertation, primarily in the area of mobile agent security.

• Proceedings of the KAIS Fall Conference
• /
• 2002.11a
• /
• pp.152-154
• /
• 2002

중소기업이 업무 통합 시스템인 ERP패키지를 구입하여 이를 자사에 커스터마이징하는 비용은 과도하다. 본 논문에서는 스프레드시트 수준에서 처리하고 있는 중소기업의 업무를 통합하여 신속, 원활하게 수행할 수 있는 ERP수준의 전산시스템을 웹에 기반하여 설계하고 구현한다. 먼저, 각종 업무에서 사용되는 스프레드시트를 분석하여 통합 데이터베이스를 설계/구축하고, 구축된 데이터베이스와 연동을 갖는 업무 관리프로그램을 설계/구현한다. 개발된 시스템은 각 업무간에 완벽한 통합성을 제공하고, 인터넷상에서 사용 할 수 있는 장점을 제공한다.

• 한국디지털정책학회:학술대회논문집
• /
• 2006.06a
• /
• pp.363-375
• /
• 2006

본 연구에서는 청소년들을 대상으로 정의적 특성으로 분류해 온 도덕성의 성격과 발달 수준을 찾아 이를 기초하여 학생들의 자기 이해를 돕고 정의적 성숙을 가져올 수 있게 하는 자기 평가식 도덕성검사를 Kohlberg의 도덕성 발달 수준을 기반으로 한 온라인 도덕성 검사 시스템을 설계 및 구현하는 방법을 연구하였다. 구현된 시스템을 이용하여 학생들 스스로 자신의 도덕성을 진단하고 평가하여 자기중심성으로 부터 벗어나 협동과 상호존중의 관계를 지향할 수 있는 학생이 되도록 하는 것이 이 연구의 주요한 목적이다. 본 연구에서 설계하고 구현한 도덕성검사 시스템이 성공적으로 적용된다면 검사와 검사의 결과에 대한 진로안내가 한 시스템 내에서 이루어지기 때문에 학생들의 진로지도에 대한 효율적인 성과를 가져올 수 있을 것이며, 또한 쉽고 빠른 검사로 인해 지필검사를 통해 실시하는 것보다 훨씬 경제적인 효과를 올릴 수 있을 것이다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.34 no.6
• /
• pp.743-749
• /
• 2010

This paper proposes a derating design method for improving system reliability by using a probabilistic approach. In the proposed design, the focus is upon system levels in determining derated levels of stresses such as temperature and current, unlike recent design approaches that focus on component levels. System reliability is evaluated using component reliability metrics that are given as functions of time and unknown stresses; this evaluation is based on a series system-reliability model. The variation in stress, which was not considered in previous derating designs, is introduced in the present design to account for the uncertainty in both environmental and operating conditions at the customer' hands. Optimization problems for system reliability improvement are formulated and solved using FORM to determine the best derating design. An example of a derating design for an electrical system shows the details of the proposed method and its applicability to systems design for reliability improvement.

• Electronics and Telecommunications Trends
• /
• v.12 no.5 s.47
• /
• pp.95-106
• /
• 1997

집적회로 설계에서 소비 전력은 집적도가 증가함에 따라서 중요한 설계 사양으로 전력 소비를 낮추기 위한 저전력 설계 기술에 대한 연구가 많이 진행되고 있다. 저전력 설계 기술은 소비 전력에 대한 정확한 예측 기술과 예측된 결과를 이용한 최적화 기술로 나뉘어 진다. 이들 기술은 논리 수준에서 많은 연구가 진행되었으며 현재, 효과적인 예측과 최적화가 가능한 행위 및 아키텍처 수준의 상위 수준에서 저전력 설계에 대한 연구가 진행되고 있다. 저전력 설계를 위한 최적화 기술, CAD 환경, 그리고 툴에 대하여 살펴보고 상위수준합성 시스템인 HYPER에 대하여 간략하게 소개한다

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.232-237
• /
• 2007

컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.22 no.12
• /
• pp.115-121
• /
• 2008

The communication-based train control (CBTC) technology is a kind of railway signaling technologies and is to control the train operation through communication. A project adopting the CBTC technology is in progress and its object is to develop interoperable and interchangeable subsystems. Thus the purpose of this paper is on how to develop the required subsystems and integrate them successfully without sufficient design information at the system level. Accordingly this project shall require the integration and test at the system level. In order to do so, a top-level system specification shall be needed, which is not available in the current phase of the project. The main objective of the test and evaluation activities is to see whether the developed system meets the system specification. In this paper, we describe how the test and evaluation can be carried out based on the subsystems design specifications, considering the system architecture and the operation concept of the existing system as well.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.100-102
• /
• 2003

멀티미디어 데이터 처리나 암호화 알고리즘과 같은 계산양이 많고 빠른 시간 안에 처리되어야하는 어플리케이션들을 처리하기 위하여 재구성 가능한 논리소자와 내장형 마이크로 프로세서등이 하나의 칩에 통합된 재구성 가능한 SoC가 폭넓게 활용되고 있다. 이러한 컴퓨팅 환경의 시장적응성을 높이기위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행 시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계 방법의 기본 개념을 재구성 가능한 SoC에 적용가능하도록 확장하여, 시스템 수준의 설계공간 탐색 도구를 개발하였다. 구현된 설계 공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.