• 한국항공우주학회지
• /
• 제47권4호
• /
• pp.283-288
• /
• 2019

본 논문은 천리안위성 2A호가 2018년도 12월 5일에 발사되고 태양전지판구동기의 초기운영을 수행하면서 획득된 텔레메트리를 통해 지상에서 개발하고 시험한 결과에 대한 우주검증 결과를 정리하였다. 특히, 전이궤도 이후 정지궤도에 진입하면서 태양전지판구동기의 위치 설정 로직과 open-loop 제어에 의한 누적오차 보상 로직에 대한 결과를 검증하고 정상 운영이 되고 있음을 확인할 수 있었다. 또한, 설계 단계에서 확인되지 못했던 정지궤도 대비 태양의 위치가 시간에 따라 주기적인 오프셋이 있음을 발견하고 그에 적합한 보정 threshold 값을 설정하게 된 결과도 정리하였다.

• 정보처리학회논문지D
• /
• 제19D권2호
• /
• pp.161-186
• /
• 2012

최근 플래시 메모리의 꾸준한 용량 증가와 가격 하락으로 인해 대용량 SSD(Solid State Drive)가 점차 대중화 되고 있다. 하지만, 플래시 메모리는 하드웨어적인 제약사항이 존재하며, 이러한 제약사항을 보완하기 위해 FTL(Flash Translation Layer)이라는 특별한 미들웨어 계층을 필요로 한다. FTL은 플래시 메모리의 하드웨어적인 제약사항을 효율적으로 운용하기 위해 필요한 계층으로서 파일 시스템으로부터의 논리적 섹터 번호(logical sector number)를 플래시 메모리의 물리적 섹터 번호(physical sector number)로 변환해주는 역할을 한다. 특히, 플래시 메모리의 여러 제약사항 중 "쓰기 전 지우기(erase-before-write)"는 플래시 메모리 성능 저하의 주요한 원인이 되고 있으며, 이와 관련하여 로그블록 기반의 여러 연구들이 활발히 진행되어 왔지만, 대용량의 플래시 메모리를 효율적으로 운용하기 위해서는 몇몇 문제점들이 존재한다. 로그블록 기반의 FAST는 넓은 지역에 임의쓰기(random writing)가 빈번하게 발생하면 데이터 블록 내 사용되지 않은 섹터들로 인해 효율적이지 못한 합병 연산이 발생한다. 즉, 효율적이지 못한 블록 쓰레싱(thrashing)이 빈번하게 발생하고, 플래시 메모리의 성능을 저하시킨다. 로그블록은 덮어쓰기(overwriting) 발생 시 일종의 캐쉬처럼 운영되며, 이러한 기법은 플래시 메모리 성능 향상에 많은 발전을 주었다. 본 연구에서는 임의쓰기에 대한 성능 향상을 위해 로그 블록만을 캐쉬처럼 운영하는 것이 아니라 플래시 메모리 전체를 캐쉬처럼 운용하고, 이를위해 별도의 오프셋이라는 매핑 테이블을 운용하여 플래시 메모리 성능 저하의 주요한 원인이 되는 합병연산과 삭제연산을 줄였다. 새로운 FTL은 XAST(eXtensively-Associative Sector Translation)이라 명명하며, XAST에서는 공간지역성과 시간지역성에 대한 기본적인 이론을 바탕으로 오프셋 매핑 테이블을 효율적으로 운용한다.

• 한국통신학회논문지
• /
• 제36권5A호
• /
• pp.432-440
• /
• 2011

4세대 이동통신에서 LTE-Advanced 시스템은 최대 1Gbps의 전송 속도를 구현하기 위해 최대 l00MHz의 넓은 주파수 대역을 필요로 한다. 그러나 현재의 상태에서는 이러한 넓은 대역의 주파수를 얻기가 힘들어 대안으로 여러개의 조각난 대역을 합쳐서 사용하는 Carrier Aggregation기법이 제안되었다. 기본적으로 Carrier Aggregation과 같이 다중 대역을 통해 수신되는 신호는 대역별 여러 개의 수신기를 이용해 각각의 대역별로 병렬 수신 처리하는 Multi-Chain방식이 사용되는데 이는 효과적인 방법이 아니다. 그러므로 본 논문에서는, Time division Multiplexing(TDM)방법을 이용하여 단일 수신기로 수신할 수 있는 방법을 연구한다. TDM 방식은 수신된 여러 대역의 신호를 시간적으로 나누어 수신하고 하나의 DSP를 통해 처리할 수 있는 방식이다. 그런데, 이러한 TDM 방식 기반에서는 Sampling Timing Offset (STO)에 의하여 심각하게 성능 왜곡이 발생하게 된다. 그러므로 본 연구에서는 TDM 방식 기반에서 발생하는 샘플링 타이밍 오프셋의 영향을 분석한다. 그리고 그 분석을 통해 구한 STO 추정 값을 이용하여 보상하는 방법을 제안한다. 마지막으로 시뮬레이션을 통해 BER 성능을 확인하고 제안된 시스템이 OFDM 기반의 시스템에서 다중 대역을 단일 수신기로 수신하는 방법에 적합함을 보인다.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.87-97
• /
• 2016

본 논문에서는 시분할 기법을 적용하여 AMOLED 컬럼 구동회로용 DAC의 유효 채널 면적을 최소화한 2단 저항 열 기반의 10비트 DAC를 제안한다. 제안하는 DAC는 시분할 기법 기반의 DEMUX, 6비트 및 4비트의 2단 저항 열 구조를 기반으로 하는 롬 구조의 디코더를 2단계로 사용하여 기존의 디스플레이용 DAC보다 빠른 변환속도를 가지는 동시에 하나의 패널 컬럼 구동을 위한 DAC의 유효 면적을 최소화하였다. 두 번째 단 4비트 저항 열에서는 DAC 채널의 면적과 부하 영향을 줄이는 동시에 버퍼 증폭기로 인한 채널 간 오프셋 부정합을 제거하기 위해 기존의 단위-이득 버퍼 대신 간단한 구조의 전류원으로 대체하였다. 제안하는 1:24 DEMUX는 하나의 클록과 5비트 2진 카운터만을 사용하여, 하나의 DAC 채널이 24개의 컬럼을 순차적으로 구동할 수 있도록 하였다. 각 디스플레이 컬럼을 구동하는 출력 버퍼 입력 단에는 0.9pF의 샘플링 커패시터와 작은 크기의 source follower를 추가하여 top-plate 샘플링 구조를 사용하면서 채널 전하 주입에 의한 영향을 최소화하는 동시에 출력 버퍼의 신호정착 정확도를 향상시켰다. 제안하는 DAC는 $0.18{\mu}m$ CMOS 공정으로 제작하였으며, DAC 출력의 정착 시간은 입력을 '$000_{16}$'에서 '$3FF_{16}$'으로 인가했을 때 62.5ns의 수준을 보인다. 제안하는 DAC 단위 채널의 면적 및 유효 채널 면적은 각각 $0.058mm^2$ 및 $0.002mm^2$이며, 3.3V의 아날로그 및 1.8V의 디지털 전원 전압에서 6.08mW의 전력을 소모한다.