• Title/Summary/Keyword: 수행성 검증

Search Result 6,652, Processing Time 0.039 seconds

취약성 기반 항해 위험도 평가 기능 변수 설정을 위한 실험 환경 구축

  • Kim, Do-Yeon;Jo, Gi-Jeong;Kim, Geon-Ung;Park, Gye-Gak
    • Proceedings of the Korean Institute of Navigation and Port Research Conference
    • /
    • 2018.11a
    • /
    • pp.333-335
    • /
    • 2018
  • 대부분의 해양사고는 인적요인에 의한 과실이 대다수이며 이 문제를 해결하기 위해 해양수산부는 국제 e-Navigation의 주도를 위해 한국형 이네비게이션 사업단을 선정하여 연구과제를 수행 중에 있다. 이네비 연구과제의 사고 취약선박 모니터링 지원 서비스는 선박, 해역, 환경의 취약상황을 반영한 항해 위험도를 산출하는 알고리즘을 개발한 바 있으나 개발한 알고리즘의 타당성 검증이 남아있는 상태이다. 이 연구는 개발된 위험도 산출 알고리즘을 검증하고 알고리즘의 지식베이스 및 인자를 검증하기 위한 툴 개발의 타당성을 보이며, 그 개발결과를 보인다.

  • PDF

원전 계측제어 시험검증설비 개발 및 응용

  • 권기춘;박원만;송순자
    • Proceedings of the Korean Nuclear Society Conference
    • /
    • 1997.10a
    • /
    • pp.317-322
    • /
    • 1997
  • 앞으로 건설되는 원전의 계측제어계통은 디지털 기술로 설계될 전망이다. 그러나 디지털 기술을 원전 계측제어계통에 적용하는데 있어서 디지털 기술이 원전의 안전성이나 신뢰도에 영향을 미치지 않는다는 사실을 보증하여야 하며, 디지털계통의 기능과 성능에 대한 확인/검증은 원전에 설치되기 전에 수행되어야 한다. 계측제어 시험검증설비의 목적은 새롭게 개발되는 디지털 제어 및 보호 알고리즘, 경보축약 알고리즘 또는 운전지원계통등의 성능을 검증하기 위함이다. 시험검증설비의 소프트웨어는 웨스팅하우스형 993 MWe 가압경수로를 모델링한 수학적 모델링과 시험검증설비를 운용하기 위하여 필요한 종합운용프로그램으로 구성된다. 하드웨어는 공학용 워크스테이션, 시험용 패널, 개발되는 계통과의 인터페이스를 위한 VXI 인터페이스 모듈, 그리고 공유메모리의 값을 시험대상 시작품으로 전송하는 Ethernet 모듈 등으로 구성된다. 사용자 인터페이스로 할덴 원자로 프로젝트에서 개발된 Picasso 그래픽 도구를 이용한 화면과 60개의 주요변수의 값을 CRT에 표시하는 기능을 제공한다. 계측제어 시험검증설비를 응용한 계측제어계통 시작품은 정상운전 및 과도상태에서 적절한 시험결과를 제공하였다.

  • PDF

An Efficient Updating Method conforming to XML Schema for XML data (XML Schema에 대한 유효성을 보장하는 효율적인 XML Data 갱신 기법)

  • 이지현;정진완
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.04b
    • /
    • pp.43-45
    • /
    • 2004
  • XML은 인터넷 상에서의 표준 데이터 형식으로 XML 데이터에 대한 구조적 제약 조건들은 DTD나 XML Schema에 정의한다. XML Schema에 유효한 XML 문서는 XML Schema에 정의된 모든 구조적 제약 조건들을 만족해야 하며, 갱신이 발생한 후에도 대응되는 XML Schema에 대해 유효함이 보장되어야 한다. 본 연구는 DBMS에 저장되어 있는 XML Schema에 대해 유효한 XML 데이터를 갱신 할 때 필요한 효율적인 유효 검증 기법을 제안한다. 이 유효 검증 기법에서는 유효 검증 범위를 갱신과 관련된 영역에 한정시키고 갱신 이전에 유효 검증을 수행하여 유효 여부를 판단한다. 또한 본 연구에서는 유효 검증을 위한 유효 검증 제약 조건들과 XML Schema문서의 특성을 분석하여 유효 검증 시 필요한 스키마 정보만을 효율적으로 추출할 수 있는 XML Schema 저장 방법 및 그에 따른 스키마 정보 추출 방법을 제안하고 실험을 통해 그 성능을 보인다.

  • PDF

Telecommand Decryption Verification for Engineering Qualification Model of Command Telemetry Unit in Communications Satellite (통신위성 원격측정명령처리기 성능검증모델 원격명령 암호복호 검증)

  • Kim, Joong-Pyo;Koo, Cheol-Hea
    • Journal of the Korean Society for Aeronautical & Space Sciences
    • /
    • v.33 no.7
    • /
    • pp.98-105
    • /
    • 2005
  • In this paper, the decryption function of CCSDS telecommand of CTU EQM for the security of communications satellite was verified. In order to intensify the security level of DES CFB decryption algorithm applied to CTU EM, 3DES CFB decryption algorithm using three keys is implemented in the CTU EQM. As the decryption keys increased due to the 3DES algorithm, the keys and IV are stored in PROM memory, and used for the telecommand decryption by taking the keys and IVs corresponding to the selected key and IV indexes from the memory. The operation of the 3DES CFB is validated through the timing simulation of 3DES CFB algorithm, and then the 3DES CFB core implemented on the A54SX32 FPGA. The test environment for the telecommand decryption verification of the CTU EQM was built up. Through sending and decrypting the encrypted command, monitoring the opcodes, and confirming LED on/off by executing the opcodes, the 3DES CFB telecommand decryption function of the CTU EQM is verified.

The Design of CDMA Modem for Multi-point Communication using FPGA (FPGA를 이용한 다지점 CDMA 모뎀 설계)

  • 이재성;차용성;김선형;강병권
    • Proceedings of the KAIS Fall Conference
    • /
    • 2002.11a
    • /
    • pp.159-162
    • /
    • 2002
  • 본 논문에서는 대역확산 방식으로 제안되고 있는 CDMA 시스템의 송수신 모뎀을 FPGA를 이용하여 설계 및 검증을 수행하였다. 송신기에서는 Walsh code(N=16), PN(7 stage=127chip)code를 데이터에 곱하여서 송신하고, 수신기에서는 송신기에서 사용했던 Walsh code(N=16)와 PN code를 사용하여 역확산 후 source data를 확인하였다. 송수신기의 설계는 Xilinx사의 FPGA 디자인 툴인 Xilinx foundation3.1을 사용하여 VHDL simulation을 수행하였고, FPGA 회로설계 검증 장비인 EDA-Lab 3000 장비를 사용하여 Xilinx사의 SPARTAN2 2S100PQ208칩에 다운로드 한 후 에뮬레이션 툴 인 Design-Pro shop을 사용하여 설계된 회로의 동작을 확인하였다.

Design of PKI agent for Independence of application (어플리케이션의 독립성을 위한 PKI 에이전트의 설계)

  • Lee, Yong-Jun;Oh, Dong-Yul;Jong, Jea-Dong;Oh, Hea-Suk
    • Annual Conference of KIPS
    • /
    • 2003.05c
    • /
    • pp.2061-2064
    • /
    • 2003
  • PKI(Public Key Infrastructure)기반의 발전으로 인터넷뱅킹, 증권거래시스템, 전자메일, 전자입찰, 전자민원 등 신원확인이 요구되는 어플리케이션에 전자서명과 암호가 적용되고 있다. 각 어플리케이션은 라이브러리를 호출하여 전자서명과 검증, 암호와 복호를 수행한다. PKI기반의 어플리케이션 개발자는 상이한 인증, 암호API(Application Programming Interface)를 호출해야 하며, 이는 프로그램의 복잡도를 증가시킨다. 개발언어와 환경에 따라서 상의한 라이브러리를 사용해야 한다. 제안하는 PKI 에이전트는 개발언어와 어플리케이션에 독립적으로 인증, 암호기능을 수행하고 견과만을 리턴한다. 따라서 어플리케이션은 인증과 암호가 필요한 시점에 검증 에이전트를 호출하게 됨으로써 프로그램의 복잡도를 줄이고 어플리케이션의 안정성을 향상시킨다.

  • PDF

Discovery Time Formula for Standard DDS Middleware (표준 DDS 미들웨어의 디스커버리 시간 계산식)

  • Choi, Jong-Woo;Choi, Yoon-Suk
    • Annual Conference of KIPS
    • /
    • 2012.11a
    • /
    • pp.728-731
    • /
    • 2012
  • 최근 분산 임베디드 시스템에서 실시간 데이터 교환에 대한 요구가 증가하면서 발간/구독(Publish/Subscribe) 기반의 데이터 중심 통신 미들웨어인 DDS(Data Distribution Service)에 대한 활용 분야가 증가하고 있다. 국방 분야의 시스템과 같은 고신뢰성을 요구하는 환경에서는 시스템 개발에 앞서, DDS 통신에 동적으로 참여하게 하는 디스커버리 과정의 안정적인 성능 검증을 요구한다. 성능 검증 및 신뢰성 있는 시스템 개발을 위해 실제 시스템과 유사한 환경에서 DDS의 디스커버리 사전시험(Prototype)을 수행하는 데, 이 때 많은 시간과 비용을 소요하게 된다. 본 논문에서는 DDS의 표준 프로토콜인 RTPS(Real-Time Publish-Subscribe)에서 필수로 요구하는 SDP(Simple Discovery Protocol)를 이용하여 디스커버리 시간을 추정할 수 있는 계산식을 제안한다. 계산식은 참여자(Participant) 수를 이용한 연결 쌍(pair)의 수식과 단말개체(Endpoints) 수를 이용한 가중치(weight) 수식을 이용하며, 실제 상용 DDS 미들웨어를 이용하여 유형별로 DDS 디스커버리 시험을 수행한 결과와 비교하여 계산식을 실제로 사용할 수 있음을 보인다.

Interoperability Test and Testing Tool for Railway Signaling System (철도신호시스템 상호운용성 검증 방법 및 지원도구의 개발)

  • Hwang, Jong-Gyu;Jo, Hyun-Jeong;Baek, Jong-Hyun
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.16 no.9
    • /
    • pp.5802-5809
    • /
    • 2015
  • Railway signaling system is the vital control system in charge of the core for safely train operation, its functional safety must be checked through sufficient verification. Until now, to verify the interoperability of developed railway signaling system, the on-site testing approaches have been applied after testing in laboratory with simulator. This approaches are some limited range of interoperable verification, so more systematic verification interoperability is required. In this paper, the three phases of interoperability verification for railway signaling system was proposed, and methodology for each phases are represented. And also The interoperability validation methodology and supported testing tool for railway signaling system is represented in this paper

Verification of safety integrity for vital data processing device through quantitative safety analysis (정량적 안전성 분석을 통한 Vital 데이터 처리장치의 안전무결성 요구사항 검증)

  • Choi, Jin-Woo;Park, Jae-Young
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.16 no.7
    • /
    • pp.4863-4870
    • /
    • 2015
  • Currently, as a priority to secure the safety of the railway signalling system, verification for satisfy of the safety integrity requirements(SIR) is required to the essential elements. Safety Integrity Requirements(SIR) verification is performed based on the system safety analysis. But the probability of securing basic data for system safety analysis significantly dropped because there is no experience yet performed in the country. Therefore we are had to rely on a qualitative analysis. There are methods such as qualitative risk analysis matrix, and risk graphs. The qualitative analysis is wide, the width of the accident. However, the reliability of the result is significantly less has a disadvantage. Therefore, it should be parallel quantitative safety analysis of the system/products in order to compensate for the disadvantages of the qualitative analysis. This paper presents a quantitative safety analysis method to overcome the disadvantages of the qualitative analysis. And through a result, highly reliable Safety Integrity Requirements(SIR) verification measures proposed. Verification results, the dangerous failure incidence for vital data processing device was calculated to be $1.172279{\times}10^{-9}$. The result was verified to exceed the required safety integrity targets more.

Effects of Leader Selection Procedure and Collective Efficacy on Group Performance (리더 선출 방법과 집단 효능감이 집단수행에 미치는 영향)

  • Cho, Eun-Nu-Ri;Seok, Dong-Heon
    • Journal of the Korea Convergence Society
    • /
    • v.11 no.6
    • /
    • pp.227-235
    • /
    • 2020
  • This study expanded the superiority of random leader selection procedure on group decision-making task to actual group performance task, and examined the interaction effects of leader selection procedure(LSP) and collective efficacy(CE) on group performance. 2(LSP: formal/random)×2(CE: low/high) between subject design was used. The result revealed the significant main effect of LSP, which showed that groups with random leader performed better than those with formally selected leader. Further, significant interaction effect of LSP and CE revealed that when group's CE was high, group with random leader performed better than group with formally selected leader, and the difference between two groups was not significant when group's CE was low. These results suggested that LSP should not impair shared social identity of the group in order to maintain the positive effect of CE on group performance. The necessity for expanding these results to work team was discussed.