• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.99-102
• /
• 2004

본 논문에서는 SIMD 명령어를 이용하여 H.264 복호화기의 역 정수 변환 과정과 역 양자화 과정을 고속으로 처리 할 수 있는 방법을 제안한다. 제안하는 고속 역 변환 방법을 ZERO 블록에 대하여 역 변환과 역 양자화 과정을 수행하지 않음으로써 속도 향상을 얻을 수 있다. 움직임이 적은 Akiyo 영상에서는 QP=0일 때 참조 코드(reference code)의 역 정수 변환과 역 양자화 과정에 비하여 7.52배, QP=24인 경우 8.1배의 속도 향상을 얻을 수 있다. 또한 움직임이 많은 Stefan 영상에 대해서는 QP=0일 때 고속 역 변환 방법이 참조 코드의 역 정수 변환과 역 양자화 과정에 비하여 6.7배. QP=36인 경우 7.83배의 속도 향상을 얻을 수 있다

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.766-768
• /
• 2004

자바는 객체 지향 언어이고, 분산 환경을 지원하고, 플랫폼에 독립적인 장정을 갖지만 다른 C나 C++같은 컴파일언어에 비해서는 실행속도가 느리다는 단점을 가진다. 이러한 단점을 극복하기 위한 방법으로 네이티브 코드로의 변환, 코드 최적화, JIT 컴파일 방법 등을 이용한다. 그러나 이전 방법들은 다음과 같은 한계점을 가진다. 클래스 파일을 네이티브 코드로의 변환은 플랫폼의 종속되고, 코드 최적화 방법은 고유의 최적화 방법만을 적용할 수 있었고, JIT컴파일 방법은 한 번의 실행 후 다음 실행해야 속도향상을 꾀할 수 있었다. 본 논문은 바이트 코드를 최적화하기 위한 자바최적화 프레임워크를 설명하고 자바최적화 프레임워크의 구성을 하는 부분 중 3주소형식의 중간코드를 스택기반 코드로 변환하는 부분을 설계하고. 3주소 코드로 변환한 중간 코드를 스택 기반 코드로 변환하면서 생기는 과다한 load/store의 문제점을 지적하고 그것을 해결할 수 있는 변환기를 제안한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1983년도 하계학술회의강연.논문초록집
• /
• pp.79-82
• /
• 1983

상변환에 의한 농형유도전동기의 1/3, 2/3 속도제어 방법에 대하여 연구하였고, 종래의 국수변환 방법과 비교하였다. 1마력, 36슬롯을 모델로 하여 1800, 1200, 600rpm을 얻어 내었으며, 국수변환 방법에 비하여 고정자의 크기, 슬롯수, 동량을 줄일 수 있는 장점을 가지고 있었다.

• 터널과지하공간
• /
• 제11권1호
• /
• pp.14-19
• /
• 2001

발파진동을 계측하여 예측방법의 타당성을 검토하였고, 환경규제 기준으로의 변환방식을 규명하였다. 진동레벨과 진동속도의 환산거리 설계 적용성은 진동속도가 더 좋았다. 따라서 설계나 시공은 진동속도로 관리하고 이를 법적 기준인 진동레벨로 변환할 필요성이 있었다. 기존의 변환식 중에서 충격진동 데이터로만 구성하여 변환식을 구하였고, 동시에 측정된 진동속도와 진동레벨의 상관식에 의한 변환식을 구하였으며, 퓨리에 변환을 하여 각 주파수 별로 감각보정하여 진동레벨을 구하였다. 세 가지 방법을 이용하여 변환한 결과 모두 오차가 있으므로 변환에 의한 피해 보상의 판정에는 무리가 있었으나, 그 중에서 발파시 동시에 측정된 수직방향 성분 PPV와 진동레벨의 변환식이 가장 실용적으로 판단되었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.3-5
• /
• 1999

나눗셈 알고리즘은 다른 덧셈이나 곱셈 알고리즘에 비해 복잡하고, 수행 빈도수가 적다는 이유로 그동안 고속 나눗셈의 하드웨어 연구는 활발하지 않았다. 그러나 멀티미디어의 발전 및 고성능의 그래픽 랜더링을 위한 보다 빠른 부동소수점연산기(FPU)가 필요하게 되었으며, 이에 따라서 고속의 나눗셈 연산기의 필요성이 증가하게 되었다. 특히, 전체의 수행 시간 향상을 위해서라도 고속 나눗셈 연산기의 중용성은 더욱 부각되고 있다. 그러나 고속 나눗셈 연산기는 연산 속도와 크기라는 서로 상반되는 요소를 가지고 있다. 즉, 연산 속도가 빠르면 크기는 늘어나고, 크기를 줄이면 연산 속도는 늦어지게 된다. 본 논문은 높은 자릿수(Very-High Radix) 나눗셈 알고리즘에서 영역변환상수를 구하는 방법으로 연산이 아닌 검색테이블(Look-up Table)을 이용한다. 그리고 검색테이블의 크기를 줄이는 방법으로 영역변환상수의 범위 분석 및 캐리 저장형을 이용한 검색테이블 분할 방법을 이용하였다. 전체적으로는 영역변환상수를 구하는 연산주기가 필요없게 되므로 나눗셈 연산기의 영역 크기의 변화가 적으면서 연산 속도는 빨라졌음을 알 수 있다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1996년도 종합학술발표회논문집
• /
• pp.297-304
• /
• 1996

본 논문에서는 비동기 프로토콜 상으로 데이터를 암호화하여 전송할 때 발생하는 모의 제어문자에 대해 제어접두문자를 추가하지 않고 일정한 변환만 하여 송신하므로써 데이터의 길어짐을 방지하고 전체 통신 속도를 높이는 문자 변환 방법을 제시하였다. 이러한 변환을 위해 전송 데이터의 유효 범위를 가정하고 이 범위를 벗어나지 않도록 하였으며 실험을 통하여 이 방법이 기존의 방법에 비해 통신속도가 향상됨을 보이고 암호화된 데이터의 임의성을 확인하므로써 암호화에 문제가 없음을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.3160-3162
• /
• 2000

변화 부호화는 기존에 부호화 되어있는 영상의 비트율을 더 낮은 비트율의 영상으로 재 부호화하거나. 다른 부호화 표준으로 재 부호화 하는 기법이다. 변환 부호화기의 설계에서 가장 중요시되는 문제는 화질 향상과 부호화 속도의 향상이다. 변환 부호화기의 많은 응용분야에서 실시간 변환을 필요로 하기 때문에 변환 속도를 향상시키면서 화질을 높이는 방법이 연구되어 왔다. 비트율 변환비가 매우 클 때에나 표준화 방법의 목적 영상 사이즈가 다를 때엔 비트율의 변환과 함께 영상의 크기를 함께 변환(1/2)해 주어야할 필요가 있다. 본 논문에서는 이러한 경우에 적합한 변환 부호화기법을 제안한다. 우선 영상의 크기를 다운스케일링 해 준후, 기존 영상의 움직임 벡터들로부터 AWW기법을 이용해 1차 추정 벡터를 추출하여 속도를 향상시키고, 1차 추출 벡터 부근의 한정된 영역으로부터 움직임 벡터 추정과정을 거쳐 최종 추정 벡터를 정제하여 화질을 향상시킨다. 실험 결과 기존의 재 부호화 기법에 비해 속도가 향상됨을 확인 할 수 있었으며. AWW 기법에 비해 연산량은 조금 많아지나 정제 과정을 통하여 약 1dB 정도의 화질 향상이 있음을 확인할 수 있었다.

• 대한전자공학회논문지SP
• /
• 제47권1호
• /
• pp.150-158
• /
• 2010

디지털 신호의 표본화 속도를 변환시키는 SRC(sample rate converter) 장치에는 필터가 필요하다. 속도 변환율이 높을수록 필터의 신호처리량이 증대되며, 필터의 구현이 복잡해진다. 그러므로 속도 변환율이 높은 경우에는 신호처리량이 적은 필터를 설계하는 것은 중요한 문제이다. 본 논문에서는 다단 FIR(finite impulse response) 필터를 효과적으로 설계하는 방법을 제시하였다. 다단 필터는 표본화 속도를 한 번에 변환하는 것이 아니라 여러 단 나누어서 변환하는 방식이다. 제시된 설계방식은, 속도 변환율의 인수분해 조합 모두에 대하여 조사하며, 필터의 복잡도 측정을 필터 차수의 추정식에 의존하지 않고 필터의 구현 결과를 바탕으로 한 점이 특징이다. 필터 설계 결과, 종래의 방식으로 설계된 것보다 곱셈연산량이 적음을 보였다. 또한 halfband 필터나 다중 차단대역 필터 등의 특성을 활용하면 곱셈연산량이 더욱 감소된 필터를 구성할 수 있음을 확인하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.552-554
• /
• 2015

본 논문은 AVX2 (Advanced Vector eXtension 2) 명령어 집합을 이용하여 HEVC (High Efficiency Video Coding) 복호화기의 역-변환 모듈을 고속화하는 방법을 제안한다. AVX2 명령어 집합은 256 비트 레지스터를 사용하여 다수의 데이터를 한번의 명령을 통해 병렬적으로 연산할 수 있으며 반복적인 산술 연산 혹은 논리 연산 구조에서 효율적이다. 제안하는 방법은 AVX2 명령어 집합을 이용하여 $8{\times}8{\sim}32{\times}32$ 크기의 TU (Transform Unit) 단위로 수행되는 역-변환 연산을 행렬의 곱 형태로 연산하여 고속화하였다. 실험 결과 AVX2 명령어 집합을 이용한 역-변환 연산은 Chen 알고리즘에 비해 평균 51% 속도 향상을 보였으며 SSE (Streaming SIMD Extension) 명령어 집합을 이용한 연산에 비해 평균 20%의 속도 향상 결과를 얻을 수 있었다.

• 한국정보처리학회논문지
• /
• 제6권7호
• /
• pp.1919-1928
• /
• 1999

기존의 속도 독립 회로 합성 시스템에서 사용되는 기술 방법들은 각각 특정한 설계 양식과 합성 방법에 적합하도록 만들어졌기 때문에 표준화 된 기술 방법으로 채택되지 못하고 있다. 본 논문에서는 하드웨어 기술을 위한 표준 언어인 VHDL을 이용하여 속도 독립 회로를 기술하고 합성하는 방법을 제안한다. VHDL은 광범위한 언어이므로 본 논문에서는 속도 독립 회로의 기술과 합성에 이용될 수 있는 VHDL 부집합을 정의한다. 그리고 VHDL로 기술된 회로 명세를 신호 전이 그래프로 변환한 다음에 기존의 합성 알고리즘을 이용하여 속도 독립 회로를 합성한다. 이를 위하여 각각의 VHDL 문을 부분적인 신호 전이 그래프로 변환하고 부분적인 신호 전이 그래프들을 합병함으로써 VHDL 프로그램 신호 전니 그래프로 변환하는 세계적인 방법을 제안한다. VHDL을 이용함으로써 시뮬레이션, 테스팅 등 기존의 VHDL 기반의 다양한 설계프로그램들과 속도 독립 회로 합성 프로그램을 통합하는 프레임워크 개발이 가능하게 되고 기존의 회로 설계자들이 쉽게 비동기 회로에 접근할 수 있게 되는 장점이 있다.