• Journal of KIISE:Information Networking
• /
• v.30 no.2
• /
• pp.179-188
• /
• 2003

Advances in wireless networking technology has engendered a new paradigm of computing, called mobile computing, in which users carrying portable devices have access to a shared infrastructure independent of their physical locations. Wireless communication has some restraints such as disconnection, low bandwidth, a variation of available bandwidth, network heterogeneity, security risk, small storage, and low power. Power adaptation routing scheme overcome the shortage of power by adjusting the output power, was proposed. Existing power saving routing algorithm has some minor effect such as seceding from shortest path to minimize the power consumption, and number of nodes that Participate in routing than optimal because it select a next node with considering only consuming power. This paper supplements the weak point in the existing power saving routing algorithm as considering the gradual approach to final destination and the number of optimal nodes that participate in routing.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2006.06a
• /
• pp.141-147
• /
• 2006

부채널 정보를 이용한 공격이 제안된 이후, 스마트카드와 RFID와 같은 저 전력 정보보호 장치 내부의 암호 프로세서에서 소비되는 전력을 분석하여 암호 연산에 사용된 비밀 정보를 알아내는 공격 방법은 가장 위협적인 물리적 공격 방법으로 알려져 있다. 하지만 측정된 소비 전력 신호를 시간 영역에서 분석하는 기존의 분석 기법들은 암호 연산 시점이 시간 축 상에서 동일하여야 된다는 단점을 가지고 있다. 제안하는 주파수 분석 공격 방법은 공격이 적용되는 장치에서 측정된 시간 영역에서 정렬되지 않는 신호를 Fourier 변환을 하여 주파수 영역에서 분석함으로써 기존 전력 분석 공격이 시간 영역에서 정렬된 소비 전력 신호를 필요로 하는 문제점을 해결하였다. UC Berkeley에서 제작된 능동형 RFID 모듈에 국내 표준인 ARIA 알고리즘을 응용프로그램으로 탑재하여 기존 전력 분석 공격과 제안하는 주파수 분석 공격을 적용하여 결과를 분석 하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.600-603
• /
• 2008

In this paper, a new circuit design named memory-in-pixel for low power consumption of the liquid crystal display (LCD) is presented. Since each pixel has a memory, it is able to express 8 color grades using the data saved in the memory without the operation of the gate and source driver ICs so that it can reduce the power consumption of the LCD panel. A memory circuit consists of modified S-R flip-flop (NAND-type) implemented in the pixel, which can supply AC bias for operating the liquid crystal (LC) with the interlocking clocks (CLK_A and CLK_B). This circuit is more complex than the inverter-type memory circuit, but it has lower power consumption of approximately 50% than the circuit. We have investigated the power consumption both NAND and inverter-type memory circuit using a Smart SPICE for the resolution of $96{\times}128$. The estimated power consumption of the inverter-type memory was about 0.037mW. On the other hand, the NAND-type memory showed power consumption of about 0.007mW.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.156-157
• /
• 2014

본 논문에서는 저전력 12비트 1MSps 연속 근사형 레지스터 아날로그-디지털 변환기를 제안한다. 제안하는 회로는 1.8V의 공급 전압에서 동작하며, Magnachip/SK Hynix $0.18{\mu}m$ CMOS 1Poly-6Metal 공정을 이용하여 설계하였다. 입력신호의 주파수가 100kHz일 때, 설계된 회로는 3.24mW의 낮은 소비전력 특성, $0.56mm^2$의 작은 칩 면적 특성, 70.03dB의 SNDR(Signal-to-Noise Distortion Ratio) 및 11.34비트의 ENOB(Effective Number of Bits) 특성을 보였다.

• Journal of the Korea Society of Computer and Information
• /
• v.14 no.12
• /
• pp.9-16
• /
• 2009

Energy consumption as well as performance should be considered when designing up-to-date multicore processors. In this paper, we propose new design technique to reduce the energy consumption in the instruction cache for multicore processors by using modified filter cache. The filter cache has been recognized as one of the most energy-efficient design techniques for singlecore processors. The energy consumed in the instruction cache accounts for a significant portion of total processor energy consumption. Therefore, energy-aware instruction cache design techniques are essential to reduce the energy consumption in a multicore processor. The proposed technique reduces the energy consumption in the instruction cache for multicore processors by reducing the number of accesses to the level-1 instruction cache. We evaluate the proposed design using a simulation infrastructure based on SimpleScalar and CACTI. Simulation results show that the proposed architecture reduces the energy consumption in the instruction cache for multicore processors by up to 3.4% compared to the conventional filter cache architecture. Moreover, the proposed architecture shows better performance over the conventional filter cache architecture.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.464-468
• /
• 2008

본 논문은, H,264/AVC 비디오 코덱의 저전력용 CAVLC 디코더를 위한 coeff_token 회로의 면적을 최적화 한 설계를 제시한다. CAVLC 디코더의 전력 소비를 줄이기 위해서 coeff_token 회로에서의 메모리 참조 빈도수를 줄이는 여러 가지 방법이 제안되어 왔다. 본 논문에서는 기존의 저전력용으로 개발된 coeff_token 회로 중 가장 전력 소비가 낮은 방식의 메모리 구조와 수식 계산 회로를 변형시켜서 전력 소비를 같은 수준으로 유지하면서도 면적을 더욱 줄이는 방법을 제안한다. 본 연구결과를 삼성 0.18 um 공정을 대상으로 합성한 결과 기존 방식에 비해서 1.1% 면적이 줄어드는 성과를 거두었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.04a
• /
• pp.101-102
• /
• 2012

안드로이드 플랫폼에 적합한 어플리케이션 보급이 급증하면서 안드로이드 가상머신인 달빅(dalvik)의 성능 향상을 위한 연구가 다양하게 시도되고 있다. 전력 공급이 제한적인 모바일 기기에서 효율적인 어플리케이션 실행을 위한 플랫폼의 성능 향상과 더불어 전력 에너지의 최적화된 소비가 중요한 이슈가 되고 있다. 이 논문은 달빅에서 실행되는 dex 파일의 바이트코드를 에너지 소비 중심으로 스케줄링하여 Java 어플리케이션의 전력 에너지 소비를 최적화하고자 하는 시도이다. 에너지 지향적인 스케줄링 기법은 전통적인 리스트-인스트럭션 스케줄링 기법을 기반으로 하였으며 스케줄링 전 후의 실험 결과를 제시하여 이 연구의 효과를 입증한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2014.04a
• /
• pp.202-205
• /
• 2014

클라우드 컴퓨팅 환경에서, 서비스 이용자는 기존의 컴퓨터 및 스토리지 자원을 소유하지 않고도 클라우드 컴퓨팅 서비스에서 제공하는 서비스를 효율적으로 이용할 수 있다. 클라우드 컴퓨팅 서비스가 발달함에 따라 클라우드 컴퓨팅이 구축되어 있는 데이터센터에서 사용하는 전력량도 증가하게 된다. 소비되는 전력량이 증가함으로 인해 발생하는 전력 관리 문제들을 해결하기 위해서 보다 효율적인 전력 관리 방안이 필요하게 되었다. 본 논문에서는 가상의 클라우드 컴퓨팅 환경을 구축하여 소비되는 컴퓨팅 자원의 정보를 통해 사용되는 전력량을 시뮬레이터로 측정하고 수식을 이용하여 계산하는 방안을 제시한다. 측정된 전력량을 바탕으로 향후 사용될 전력량을 예측하고 대비한다면 보다 효율적으로 전력을 관리할 수 있을 것으로 기대된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2017.11a
• /
• pp.1186-1188
• /
• 2017

2017년도 전기요금 누진세가 기존 6단계에서 3단계 구간으로 개편됨에 따라 평균적으로 요금이 낮아질 수는 있으나, 여름철 전력을 과도하게 사용할 경우 그 증가폭은 커질 수 있다. 본 논문에서는 소비전력량을 집 내부에서 간편하게 실시간으로 확인할 수 있도록 CT센서를 이용하여 소비전력량 알림시스템을 개발한다. 이를 통해 사용자는 전기사용을 조절할 수 있고, 불필요한 전기료를 절감할 수 있다. 본 시스템은 먼저 전류센서로 전류를 측정하여 emon.lib로 전압을 샘플링한 뒤 실효전류를 계산한 후 전력량, 누적시간을 구한다. 그리고 이 값들을 이용하여 소비자가 현재 누진세 적용단계를 쉽게 확인할 수 있도록LED/LCD/서보모터로 표현한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.10
• /
• pp.2171-2176
• /
• 2012

PCs and its peripherals uses more power in standby mode even if they are not actually being used. In particular, PCs and its peripherals used in school and office, plugged in at all times during working hours, but not used much time, even if turned off consume a portion of the power. In this paper, we developed Networked Smart Plug for Power Management of PC & Peripherals which is consist of EMS, Smart Plug, PC Agent and Smart Phone App. for power saving of PC and a variety of peripheral devices in office or home, and evaluated the performance of the system.