• 제목/요약/키워드: 소모전력

검색결과 2,289건 처리시간 0.028초

MANET을 위한 존 라우팅 프로토콜의 효율적인 경로 설정 (An Effective Routing of Zone Routing Protocol for Mobile Ad Hoc Networks)

  • 추성은;김재남;강대욱
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (중)
    • /
    • pp.1547-1550
    • /
    • 2002
  • MANET은 전형적인 무선 네트워킹과는 다른 새로운 무선 네트워킹 파라다임으로써 기존 유선 망의 하부 구조에 의존하지 않고 이동 호스트틀로만 구성된 네트워크이다. Ad Hoc망에서 통신을 하기 위해서는 출발지 노드에서 목적지 노드까지 데이터 전송을 위한 라우팅에 관한 문제이다. Ad Hoc망에서는 모든 단말기의 위치변화가 가능하기 때문에 경로설정에 어려움이 따른다. 노드간에 정보를 보내고자 할 때 노트가 인접한 상태가 아니면 정보를 직전 보낼 수 없고 여러 중간 노드들을 거쳐서 정보를 보내는 다중-홉 라우팅 방식을 사용해야 한다. 따라서 중간 노드들은 패킷 라우터의 역할을 해야하는데 무선 통신 자체가 좁은 대역폭과 한정된 채널을 가지고 전송 범위가 제한되는 문제가 있다. 또한 노트 자체의 이동성과 전력 소모 등으로 인한 이탈은 망 위상을 수시로 변화시키므로 노트간에 정보를 전송하는데 가장 종은 경로는 수시로 변경될 수 있으므로 많은 어려움이 따르게 된다. 본 논문에서는 이러한 문제의 해결방안으로 경로유지 과정에서 Ad Hoc망 내의 노드들은 이동성의 특성으로 인해 현재 사용되는 경로 보다 더 짧고 효율적인 경로가 발생하고 중간 노트가 이동 될 때 새로운 경로로 갱신하여 솔기없는 최적의 경로를 유지할 수 있는 방법을 제안한다. 제안 방법은 ZRP의 IERP에서 감청모드를 통하여 사공중인 경로보다 최적의 경로를 감지하여 새로운 경로로 갱신하는 방법과 중간 노드가 이동하여 경로가 깨진 경우 부분적으로 경로를 복구하는 방법을 제시하여 항상 최적화된 경로를 유지함으로써 Ad Hoc망의 위상변화에 대한 적응성을 높일 수 있도록 한다. SQL Server 2000 그리고 LSF를 이용하였다. 그리고 구현 환경과 구성요소에 대한 수행 화면을 보였다.ool)을 사용하더라도 단순 다중 쓰레드 모델보다 더 많은 수의 클라이언트를 수용할 수 있는 장점이 있다. 이러한 결과를 바탕으로 본 연구팀에서 수행중인 MoIM-Messge서버의 네트워크 모듈로 다중 쓰레드 소켓폴링 모델을 적용하였다.n rate compared with conventional face recognition algorithms. 아니라 실내에서도 발생하고 있었다. 정량한 8개 화합물 각각과 총 휘발성 유기화합물의 스피어만 상관계수는 벤젠을 제외하고는 모두 유의하였다. 이중 톨루엔과 크실렌은 총 휘발성 유기화합물과 좋은 상관성 (톨루엔 0.76, 크실렌, 0.87)을 나타내었다. 이 연구는 톨루엔과 크실렌이 총 휘발성 유기화합물의 좋은 지표를 사용될 있고, 톨루엔, 에틸벤젠, 크실렌 등 많은 휘발성 유기화합물의 발생원은 실외뿐 아니라 실내에도 있음을 나타내고 있다.>10)의 $[^{18}F]F_2$를 얻었다. 결론: $^{18}O(p,n)^{18}F$ 핵반응을 이용하여 친전자성 방사성동위원소 $[^{18}F]F_2$를 생산하였다. 표적 챔버는 알루미늄으로 제작하였으며 본 연구에서 연구된 $[^{18}F]F_2$가스는 친핵성 치환반응으로 방사성동위원소를 도입하기 어려운 다양한 방사성의 약품개발에 유용하게 이용될 수 있을 것이다.었으나 움직임 보정 후 영상을 이용하여 비교한 경우, 결합능 변화가 선조체 영역에서 국한되어 나타나며 그 유

  • PDF

NAND 플래시 메모리를 위한 로그 기반의 B-트리 (Log-Structured B-Tree for NAND Flash Memory)

  • 김보경;주영도;이동호
    • 정보처리학회논문지D
    • /
    • 제15D권6호
    • /
    • pp.755-766
    • /
    • 2008
  • 최근 NAND 플래시 메모리는 하드 디스크에 비해 작고, 속도가 빠르며, 저 전력 소모 등의 장점을 가지고 있어 차세대 저장 매체로 각광받고 있다. 그러나 쓰기-전-소거 구조, 비대칭 연산 속도 및 단위와 같은 독특한 특징으로 인하여, 디스크 기반의 시스템이나 응용을 NAND 플래시 메모리 상에 직접 구현시 심각한 성능저하를 초래할 수 있다. 특히 NAND 플래시 메모리 상에 B-트리를 구현할 경우, 레코드의 잦은 삽입, 삭제 및 재구성에 의한 많은 양의 중첩 쓰기가 발생할 수 있으며, 이로 인하여 급격한 성능 저하가 발생할 수 있다. 이러한 성능 저하를 피하기 위해 ${\mu}$-트리가 제안되었으나, 잦은 노드 분할 및 트리 높이의 빠른 신장 등의 문제점을 가지고 있다. 본 논문에서는 갱신 연산을 위해 특정 단말 노드에 해당하는 로그 노드를 할당하고, 해당 로그 노드에 있는 변경된 데이터를 한 번의 쓰기 연산으로 저장하는 로그 기반의 B-트리(LSB-트리)를 제안한다. LSB-트리는 부모 노드의 변경을 늦추어 추가적인 쓰기 연산의 횟수를 줄일 수 있다는 장점을 가지고 있다. 또한 키 값에 따라 데이터를 순차적으로 삽입할 때, 로그 노드를 새로운 단말 노드로 교환함으로써 추가적인 쓰기 연산의 횟수를 줄일 수 있다. 마지막으로, 다양한 비교 실험을 통하여 ${\mu}$-트리와 비교함으로써 LSB-트리의 우수성을 보인다.

2 단계 자동 진폭 캘리브레이션 기법을 적용한 넓은 튜닝 범위를 갖는 클래스-C 타입 전류 재사용 전압제어발진기 설계 (A Class-C type Wideband Current-Reuse VCO With 2-Step Auto Amplitude Calibration(AAC) Loop)

  • 김동영;최진욱;이동수;이강윤
    • 전자공학회논문지
    • /
    • 제51권11호
    • /
    • pp.94-100
    • /
    • 2014
  • 본 논문에서는 전류-재사용 구조를 사용하여 1.95 GHz~3.15 GHz 의 광범위한 튜닝 범위를 갖는 저전력 전압 제어 발진기(VCO)를 설계하였다. 클래스-C 타입을 적용하여 위상 잡음 특성을 향상 시켰으며, 2 단계 자동 진폭 캘리브레이션 기법을 통해 전류-재사용 전압제어발진기 구조의 가장 큰 단점인 차동 출력 전압간의 불균형을 최소화 하였다. 차동 출력 전압간의 차이는 1.5mV ~ 4.5mV 가량으로 나타나며, 이는 출력 전압의 0.6% 이내 오차이다. 제안하는 전류-재사용 전압제어발진기는 CMOS $0.13{\mu}m$ 공정을 사용하여 설계 하였다. 공급 전압은 1.2 V를 사용하였고, 소모 전류는 2.3 GHz에서 2.6 mA이다. 출력주파수가 2.3 GHz에서 위상 잡음은 -116.267 dBc/Hz(@1MHz Offset)이며, 레이아웃 면적은 $720{\times}580{\mu}m^2$ 이다.

터보부호의 오류확률 분산값을 이용한 효율적인 반복중단 알고리즘 (An Efficient Iterative Decoding Stop Criterion Algorithm using Error Probability Variance Value of Turbo Code)

  • 정대호;심병섭;임순자;김태형;김환용
    • 한국통신학회논문지
    • /
    • 제29권10C호
    • /
    • pp.1387-1394
    • /
    • 2004
  • 터보부호는 디지별 이동통신 시스템에서 사용되는 오류정정 부호화 기법의 일종으로써 반복복호가 진행됨에 따라서 AWGN 채널 환경에서 BER성능이 향상된다는 것은 잘 알려진 사실이다. 그러나 다양한 채널 환경하에서 반복복호 횟수가 증가하면 무의미한 반복이 이루어져서 복호하는데 필요한 복호 지연시간과 계산량이 증가하게 되고 전력소모 또한 커지게 되는 단점을 가진다. 따라서 본 논문에서는 터보부호의 평균 반복복호 횟수를 크게 감소시킬 수 있는 효율적인 반복중단 알고리즘을 제안한다. 제안된 반복중단 알고리즘은 고정된 반복 횟수 이전에 반복복호를 효율적으로 중단시킬 수 있는 기법으로써 연판정 출력값에 대한 오류확률의 분산값을 중단조건으로 이용하여 BER성능의 손실없이 평균 반복복호 첫수를 크게 감소시킬 수 있음을 확인하였다. 모의실험 결과, 제안된 알고리즘의 평균 반복복호 횟수는 HDA 알고리즘과 비교하여 약 2.25%~14.31% 정도의 감소효과를 나타냈으며 CE 알고리즘과 비교하여 약 3.79%~14.38% 정도의 감소효과를 나타내었다.

MIH 서비스를 활용한 Proxy Mobile IPv4의 핸드오버 지연 최소화 방안 (The Mechanism of Proxy Mobile IPv4 to Minimize the Latency of Handover Using MIH Services)

  • 김성진;유흥렬;이석호
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2008년도 정보통신설비 학술대회
    • /
    • pp.211-217
    • /
    • 2008
  • 현재 무선 환경에서 이동성을 제공하려는 노력은 다양한 계층의 프로토콜에서 활발히 진행이 되고 있으며 이중에서도 IP 서브넷이 변경 되어도 이동성이 제공 가능한 IP 이동성 기술이 다양한 계층의 이동성 프로토콜 중에서도 가장 활발히 연구가 이루어지고 있다. IP 이동성 기술은 Mobile IP(MIP)가 나온 이후에 핸드오버 지연을 개선한 Hierarchical MIP 및 Fast MIP 등 다양한 타입으로 확장되어 연구가 진행 중에 있다. 그러나 MIP의 경우는 단말에 MIP Client 스택이 탑재 되어야 하고 단말의 전력 소모 및 HO 지연 크다는 단점 등으로 인하여 기술이 활성화되는데 한계성을 지녀 왔다. 따라서 최근에는 이를 개선한 Proxy MIP 관련 연구들이 활발히 이루어지고 있으며 또한 IP 계층 이동성 기술만으로는 성능 개선에 한계가 있다고 보고 다양한 계층의 이동성 기술과 연동을 하려는 시도도 동시에 이루어지고 있다. 따라서 본 논문에서는 타 계층에서 제공되는 MIH 프로토콜 기능을 활용하여 802.11 WLANs 환경에 Proxy MIPv4를 적용하여 이동성을 제공 시 발생하는 핸드오버 지연 요소를 최소화 하였다. 제안된 메커니즘은 MIH가 제공하는 Event, Command, Information 서비스를 활용하여 단말이 새로운 Target 망에 접속하기 이전에 인증 Key 교환 기법을 통해 핸드오버 시 발생하는 인증 지연을 최소화하였으며 추가적으로 Inter-AP간 Tunneling 및 Forwarding 기법을 적용하여 핸드오버 시 발생되는 Packet 손실을 최소화 하는 성능 향상 방안을 제안하였다.

  • PDF

R4SDF/R4SDC Hybrid 구조를 이용한 메모리 효율적인 2k/8k FFT/IFFT 프로세서 설계 (A Design of Memory-efficient 2k/8k FFT/IFFT Processor using R4SDF/R4SDC Hybrid Structure)

  • 신경욱
    • 한국정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.430-439
    • /
    • 2004
  • OFDM 방식의 DVB-T 수신기에서 다수 반송파의 변ㆍ복조를 수행하는 8192점/2048점 FFT/IFFT 프로세서 (CFFT8k2k)를 설계하였다. 8192점 FFT와 같이 변환 크기가 큰 경우에는 매우 큰 용량의 메모리가 필요하므로, 메모리 효율적인 설계가 중요하다. 본 논문에서는 R4SDC (Radix-4 Single-path Delay Commutator)와 R4SDF (Radix-4 Single-path Delay Feedback)를 혼합한 Hybrid 구조를 적용함으로써 R4SDC 단일 구조에 비해 약 20%의 메모리를 줄였으며, 2단계 수렴 블록 부동점 스케일링 기법을 적용함으로써 기존의 CBFP 방식에비해 약 24%의 메모리를 감소시켰다. 이와 같은 메모리 효율적인 설계를 통해, 기존 방식의 약 57%의 메모리만으로 구현되었으며, 칩 면적과 전력소모가 크게 감소되었다. CFFT8k2k 코어는 Verilog-HDL로 설계되었으며, 102,000여 개의 게이트, 292k 비트의 RAM, 그리고 39k 비트의 ROM으로 구현되었다. $0.25-{\um}m$ CMOS라이브러리로 합성된 게이트 레벨 netlst와 SDF를 이용한 타이밍 시뮬레이션 결과, 2.5-V 전원전압에서 50-MHz로 안전하게 동작함을 확인하였으며, 8192점 FFT/IFFT 연산에 164-${\mu}\textrm{s}$가 소요되어 DVB-T 사양을 만족하는 것으로 평가되었다. 설계된 CFFT8k2k 코어는 FPGA로 구현하여 정상 동작함을 확인하였으며, 8192점 FFT의 평균 SQNR은 약 60-㏈로 분석되었다.

개선된 선형성을 가지는 R-2R 기반 5-MS/s 10-비트 디지털-아날로그 변환기 (Active-RC Channel Selection Filter with 40MHz Bandwidth and Improved Linearity)

  • 정동길;박상민;황유정;장영찬
    • 한국정보통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.149-155
    • /
    • 2015
  • 본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.

32 위상의 출력 클럭을 가지는 125 MHz CMOS 지연 고정 루프 (A 125 MHz CMOS Delay-Locked Loop with 32-phase Output Clock)

  • 이광훈;장영찬
    • 한국정보통신학회논문지
    • /
    • 제17권1호
    • /
    • pp.137-144
    • /
    • 2013
  • 125 MHz 동작 주파수에서 32개의 다중 위상의 클럭을 출력하는 지연 고정 루프(DLL: delay-locked loop)를 제안한다. 제안된 다중 위상 지연 고정루프는 delay line의 differential non-linearity (DNL)를 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. 또한, $4{\times}8$ matrix delay line 입력 단의 네 지점에 공급되는 클럭의 위상을 보정함으로써 제안하는 지연 고정 루프의 integral non-linearity (INL)을 개선한다. 제안된 지연 고정 루프는 1.2 V의 공급전압을 이용하는 $0.11-{\mu}m$ CMOS 공정에서 제작하였다. 제작된 지연 고정 루프는 40 MHz에서 280 MHz의 동작 주파수 범위를 가지며, 125 MHz 동작 주파수에서 측정된 DNL과 INL은 각각 +0.14/-0.496 LSB, +0.46/-0.404 LSB이다. 입력 클럭의 peak-to-peak jitter가 12.9 ps일 때 출력 클럭의 측정된 peak-to-peak jitter는 30 ps이다. 제작된 고정 지연 루프의 면적과 전력 소모는 각각 $480{\times}550{\mu}m^2$과 9.6 mW이다.

유비쿼터스 센서 네트워크를 위한 효율적인 시간 동기화 프로토콜 연구 (A Study on Time Synchronization Protocol to Cover Efficient Power Management in Ubiquitous Sensor Network)

  • 신문선;정경자;이명진
    • 한국산학기술학회논문지
    • /
    • 제11권3호
    • /
    • pp.896-905
    • /
    • 2010
  • 유비쿼터스 센서 네트워크 환경은 다양한 이기종의 센서와 센서들 상호간의 통신을 통해 데이터를 수집하고 제공하여 물리공간의 지능화된 환경을 제공한다. 이러한 상태감지를 위한 센서노드들은 싱크노드와 센서노드로 구성되는데 이기종 센서 노드들간의 시간동기화를 고려하지 않고 전체 센서네트워크의 시간 동기화가 불가능 하게 된다는 문제점이 발생한다. 이러한 이기종 센서노드들간의 시간동기화 문제를 해결하기 위해서 본 논문에서는 싱크노드 아래의 센서노드들 중 싱크노드와 클럭소스가 같은 센서노드를 시간동기 마스터로 설정하고, 싱크노드와 다른 클럭소스를 가지는 센서노드를 마스터 아래에 속하는 시간동기 슬레이브로 설정하여 시간동기 마스터가 동작을 개시 할 때에만 시간동기 슬레이브 노드들이 동작하도록 하는 마스터 슬레이브 시간동기화 기법을 제안한다. 제안하는 마스터-슬레이브 토폴로지 기반 시간 동기화 기법은 센서의 설치가 용이하지 않은 USN환경에서 최대 슬립타임을 유지함으로써 센서의 전력소모를 최소화 할 수 있다.

무선 센서 네트워크에서 유전자 알고리즘 기반의 혼잡 제어 (Congestion Control based on Genetic Algorithm in Wireless Sensor Network)

  • 박총명;이좌형;정인범
    • 한국정보과학회논문지:정보통신
    • /
    • 제36권5호
    • /
    • pp.413-424
    • /
    • 2009
  • 센서 네트워크는 많은 센서 노드들이 환경 정보를 수집하는 이벤트 기반의 네트워크 시스템이다. 에너지를 효율적으로 사용하기 위해, 센싱 주기를 길게 하며 특정한 이벤트가 발생한 경우에는 짧은 주기로 센싱하여 전송한다. 이러한 센서 네트워크 환경에서 지역적인 이벤트 발생은 네트워크의 혼잡을 야기하여 중요한 정보의 손실이 일어날 수 있으며, 과다한 전송 모듈의 사용으로 네트워크의 수명이 단축될 수 있다 본 논문에서는 지역적인 이벤트가 발생하여 네트워크 트래픽이 증가할 때, 트래픽이 집중된 노드의 트래픽을 분산하기 위한 유전자 알고리즘 기반의 흔잡 제어 기법(CCGA)을 제안한다. CCGA는 트래픽이 집중된 노드의 자식 노드들로부터 주변 노드들의 정보를 수집하고 유전자 알고리즘을 수행하여 포워딩노드를 선택하고 트래픽을 분산시킨다. CCGA의 유전자 알고리즘은 주변 노드들의 데이터 전송률을 염색체로 표현하였다. 이벤트 발생 지역 주변노드들의 데이터 전송률이 고르게 분포될 수 있도록 이벤트 발생지역 노드들의 전송률 평균과 표준편차를 이용한 적합도 함수를 설계하였다. 실험을 통하여 CCGA 알고리즘이 센서 노드들의 데이터 전송률을 균등하게 유지시키며 이러한 결과가 특정 노드의 전력 소모 집중을 방지함을 보인다. 이러한 결과는 센서 네트워크의 신뢰성 있는 데이터 전송을 보장하며 센서 네트워크의 수명 연장에 기여한다.