• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10b
• /
• pp.1379-1382
• /
• 2001

본 논문에서는 ATM 망에서의 통합 네트워크 구현을 위한 IP data packet를 처리하기 위한 AAL type5 프로토콜 프로세서를 설계 및 구현하였다. AAL 계층의 중요 기능들은 ITU-T Recommendation 1.363과 1.363.5 에 근거하여 설계하였다. AAL 계층의 주요한 역할은 데이터의 Segmentation 및 셀의 Reassembly를 하는 것으로, Segmentation 과정에서는 상위 계층의 연속적인 데이터를 Segmentation하여 53-byte 크기의 ATM 셀을 구성하는 기능이다. Reassembly 과정에서는 들어오는 셀들을 연속적인 데이터로 만들어 AAL 계층 보다 상위 계층으로 전달하는 것이다. 이 과정에서 셀의 Header 를 확인한 후 crc-32를 통한 오류 검정을 거치게 되며, 데이터에 오류가 있을 경우에는 해당 셀을 버리고 오류가 없을 시에만 상위 계층으로 전달한다. 본 논문에서 구현한 AAL Type 5 프로세서는 향후 모든 Type의 data를 수용하는 칩 개발에 유용할 것으로 사료된다. 본 논문에서 원할한 테스트를 위해 데이터의 loop back 신호 DLB를 사용했다 VHDL 해석기로는 Synopsys 사의 VHDL Analyzer를 사용하였고, Design Compiler로 회로를 합성하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04b
• /
• pp.689-692
• /
• 2001

본 논문에서는 ATM 망에서 CBR(Constant Bit Rate) 트래 픽 전송을 위한 AAL(ATM Adaptation Layer) type 1 프로세서를 설계 및 구현하였다. AAL 계층의 중요 기능들은 ITU-T Recommendations I.362 와 I.363 에 근거하여 설계하였다. AAL 계층의 주요한 역할은 데이터의 Segmentation 및 셀의 Reassembly 를 하는 것으로, Segmentation 과정에서는 상위 계층의 연속적인 데이터를 Segmentation 하여 53-byte 크기의 ATM 셀을 구성하는 기능이다. Reassembly 과정에서는 들어오는 셀들을 연속적인 데이터로 만들어 AAL 계층 보다 상위 계층으로 전달하는 것이다. 이 과정에서 셀의 Header 를 확인한 후 오류 검정을 거치게 되며, 데이터에 오류가 있을 경우에는 해당 셀을 버리고 오류가 없을 시에만 상위 계층으로 전달한다. 본 논문에서 구현한 Simple AAL type1 프로세서는 향후 모든 type 의 AAL 을 수용하는 칩 개발에 유용할 것으로 사료된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.502-506
• /
• 2000

본 논문에서는 이동국의 위치를 추정하여 최근접셀과 인접셀을 구분하고 차등적인 대역폭 할당을 하므로써 대역폭의 효율적인 활용을 가능하게 하였고, 서비스 트래픽을 실시간 서비스와 비실시간 서비스로 분류함으로써 무선 멀티미디어 환경하에서 QoS를 보장해 줄 수 있는 방법을 제안했다. 또한 서로 다른 크기의 셀이 혼재하는 중첩 구조에서의 셀특성을 살려 신규호 및 핸드오프 호의 blocking확률과 dropping확률을 감소시킬 수 있는 방법을 제안하고 기존의 대역폭 할당방법과 비교 시뮬레이션하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.34 no.9C
• /
• pp.880-886
• /
• 2009

Recently, the memory is used in many electronic devices, thus, the many researchers make a study of the memory. To increase a storage capacity per memory block, the researchers study for reducing the fabrication process of memory and multi-level cell memory which is storing more than 2-bits in a cell. However, the multi-level cell memory has low bit-error rates by various noises. In this paper, we study the noise of multi-level cell memory, and we propose the channel model of multi-level cell memory.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.257-257
• /
• 2007

고밀도 FeRAM (Ferroe!ectric Random Access Memory) 소자를 개발하기 위해서는 강유전체 물질을 이용한 안정적인 스텍형의 커패시터 개발이 필수적이다. 특히 $(Bi,La)_4Ti_3O_{12}$ (BLT) 강유전체 물질을 이용하는 경우에는 낮은 열처리 온도에서도 균질하고 높은 값의 잔류 분극 값을 확보하는 것이 가장 중요한 과제 중의 하나이다. 불행히도, BLT 물질은 a-축으로는 약 $50\;{\mu}C/cm^2$ 정도의 높은 잔류 분극 값을 갖지만, c-축 방향으로는 $4\;{\mu}C/cm^2$ 정도의 낮은 잔류 분극 값을 나타내는 동의 강한 비등방성 특성을 보인다. 따라서 BLT 박막에서 각각 입자들의 크기 및 결정 방향성을 세밀하게 제어하는 것은 무엇보다 중요하다. 본 연구에서는 16 Mb의 1T/1C (1-transistor/1-capacitor) 형의 FeRAM 소자를 BLT 박막을 적용하여 제작하였다. 솔-젤 (sol-gel) 용액을 이용하여 스핀코팅법으로 BLT 박막을 증착하고, 후속 열처리 공정을 RTP (rapid thermal process) 공정을 이용하여 수행하였다. 커패시터의 하부 전극 및 상부 전극은 각각 Pt/IrOx/lr 및 Pt을 적용하였다. 반응성 이온 에칭 (RIE: reactive ion etching) 공정을 이용하여 커패시터를 형성시킨 후, 32k-array (unit capacitor: $0.68\;{\mu}m$) 패턴에서 측정한 스위칭 분극 (dP=P*-P^) 값은 약 $16\;{\mu}C/cm^2$ 정도이고, 웨이퍼 내에서의 균일도도 2.8% 정도로 매우 우수한 특성을 보였다. 그러나 단위 셀들의 특성을 평가하기 위하여 bit-line의 전압을 측정한 결과, 약 10% 정도의 커패시터에서 불량이 발생하였다. 그리고 이러한 불량 젤들은 매우 불규칙적으로 분포함을 확인할 수 있었다. 이러한 불량 원인을 파악하기 위하여 양호한 젤과 불량이 발생한 셀에서의 BLT 박막의 미세구조를 분석하였다. 양호한 셀의 BLT 박막 입자들은 불량한 셀에 비하여 작고 비교적 균일한 크기를 갖고 있었다. 이에 비하여 불량한 셀에서의 BLT 박막에는 과대 성장한 입자들이 존재하고 이에 따라서 입자 크기가 매우 불균질한 것으로 확인되었다. 또 이러한 과대 성장한 입자들은 거의 모두 c-축 배향성을 나타내었다. 이상의 실험 결과들로부터, BLT 박막을 이용하여 제작한 FeRAM 소자에서 발생하는 불규칙한 셀 불량의 주된 원인은 c-축 배향성을 갖는 과대 성장한 입자의 생성임을 알 수 있었다. 즉 BLT 박막을 이용하여 FeRAM 소자를 제작하는 경우, 균일한 크기의 입자 및 c-축 배향성의 입자 억제가 매우 중요한 기술적 요소임을 알 수 있었다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.2
• /
• pp.62-70
• /
• 1999

This paper introduces a possibility of a low-cost, high-resolution fingerprint sensor chip. The test chip is composed of $64{\times}256$ sensing cells(chip size : $2.7mm{\times}10.8mm$). A new detection circuit of charge sharing is proposed, which eliminates the influences of internal parasitic copacitances. This the reduced sensing-capacitor size enables a high resolution of 600dpi, using even conventional 0.6${\mu}m$ CMOS process. The partial fingerprint image captured therefrom are synthesized into a full fingerprint image with a image synthesis algorithm. The problems and possibilities of image synthesis technique are also analyzed and discussed.

• The KIPS Transactions:PartC
• /
• v.8C no.5
• /
• pp.677-682
• /
• 2001

In a microcell environment having frequent inter-cell movement of a subscriber, the amount of signalling traffic rapidly increases due to the treatment of location update and other necessary actions. As a way to reduce such an overhead, this paper presents an algorithm that dynamically allocates subscribers paging and location areas each of which has a different size and shape, depending on the characteristics of subscriber mobility. Mathematical analysis results show that this algorithm allows reduced area management cost, compared to conventional algorithms.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37 no.8A
• /
• pp.706-711
• /
• 2012

Multi-level cell NAND flash is a flash memory technology using multiple levels per cell to allow more bits to be stored. Currently, most multi-level cell NAND stores 2 bits of information per cell. This reduces the amount of margin separating the states and results in the possibility of more errors. The most error cause is coupling noise. Thus, in this paper, we studied coupling noise cancellation scheme for reduction memory on the 16-level cell NAND flash memory channel. Also, we compared the performance threshold detection and proposed scheme.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11b
• /
• pp.19-21
• /
• 2005

EPCglobal은 RFID와 관련된 다양한 분야의 표준화를 주도하고 있으며 응용 표준으로써 Tag 정보의 운용을 위한 미들웨어 표준인 ALE Specification을 제시하였다. ALE의 ECSpec은 애플리케이션이 미들웨어에 등록하는 이벤트 필터링을 위한 스펙으로써 일정 시간동안 반복적으로 수행되는 연속 질의와 유사한 특성을 가진다. ECSpec을 연속질의로 변환할 때 해당질의의 WHERE절이 가지는 Predicate는 매우 긴 길이를 가지는 Long Interval이 된다. 이러한 특성은 기존의 질의 색인들의 삽입과 검색 성능을 저하시키는 문제점을 가진다. 이 논문에서는 ECSpec을 연속 질의의 형태로 변환하고 해당 질의가 기지는 Predicate인 2D Interval의 특성을 반영한 새로운 질의 색인 구조로써 TLC-Index를 제안한다. 색인 구조는 그리드 방식의 큰 크기를 가지는 셀 분할 구조와 선분 모양의 가상 분할 구조를 병행하는 하이브리드 구조이다. 색인에서 Long Interval의 정의는 셀 분할 구조의 길이보다. 크거나 같은 길이를 가지는 interval이다. 제안하는 색인은 Long Interval을 큰 크기를 가지는 셀 분할 구조로 분할 삽입함으로써 저장 공간의 소모를 줄이고 삽입 성능을 향상시킨다. 또한 Short Interval들을 짧은 길이를 가지는 가상 분할 구조들로 분할 삽입함으로써 그리드 방식이 가질 수 있는 부분적 겹침을 제거하여 검색 성능을 향상시킨다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.3B
• /
• pp.487-492
• /
• 2000

The ABR(available bit rate) service has been developed to support data application over ATM(asynchronous Transfer mode) networks, and TCP is the most widely used transport layer protocol in existing data networks. Thus, the performance improvement of TCP over ABR is an issue of cardinal importance. In this paper, we propose algorithm of the adjustment of congestion window size utilizing RM(resource Management) cell information. The motivation is to use more reliable information in ER(explicit rate) field within RM cell to determine TCP window size. Simulations are performance using the suggested algorithm is improved, as compared to TCP-reno.