• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.15 no.4
• /
• pp.331-340
• /
• 1990

In communication protocol design, it is important that design procedure is simple and result protocol must be correct. This paper presents a communication protocol synth-sizing algorithm, which enhances productivity of protocol design, using CFSM. CFSM is defined as extended FSM for representing protocol information and simplification. In this method protocol designer descripts only one communication machine with out error consideration using FSM, then two communication machine M' and N' are generated. And then transformation rules for error-recovery converts M' and N' to EM' and EN' which are logically correct.

• Journal of Internet of Things and Convergence
• /
• v.6 no.3
• /
• pp.15-20
• /
• 2020

In this paper, an error tracking platform is designed for enhanced-reliable IOT system. The platform is designed to enhance reliability of IOT system by analysing additional informations(OS, Browser, Device) and by notifying error detection to developers. Especially, in the case of an error in the service which it is difficult for developers to recognize it, The platform also supports notification services through various communication media(Email, Slack, SMS). The common interface is designed to accommodate many languages(typescript, Swift, and Android) in the development process, and the interface allows users to analyze errors that occur on various platforms, including mobile/web/desktop applications. By presenting each error in groups through issues, developers can easily identify issues in the service. The visualizing function is included to recognize various error type by dashboard.

• Information and Communications Magazine
• /
• v.28 no.9
• /
• pp.58-68
• /
• 2011

본 고에서는 최근 다양한 분야에서 활용되고 있는 NAND flash 메모리 소자를 위한 오류정정 방식에 대한 동향을 소개하고자 한다. 먼저, NAND flash 메모리의 오류가 발생하는 원인을 소개하고 현재 사용되고 있는 오류정정 부호들의 소개 및 가까운 미래의 NAND flash 메모리에서 예상되는 오류 발생원인 및 이에 대처하기 위해 연구가진행 중인 오류정정 부호설계기술들에 대하여 소개하고자 한다.

• Journal of KIISE:Software and Applications
• /
• v.34 no.8
• /
• pp.708-720
• /
• 2007

Memory access errors are frequently occurred in computer programs written in C programming language [1,2]. Accordingly, a number of research works have suggested a wide variety of methods to detect such errors automatically. However, they have one or more of the following problems: inability to detect all memory errors, changing the memory allocation mechanism, and excessive performance overhead. To cope with these problems, in this paper we suggest a new and automated tool to detect dynamic memory access errors in C programs.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.12
• /
• pp.2609-2617
• /
• 2009

This paper describes the design overview of shared file system $SANique^{TM}$ and proposes the method for detection of failure node and recovery management algorithm. We also illustrate the characteristics and system architecture of shared file system based on SAN. In order to provide uninterrupted service, the detection and recovery methods are proposed under the all possible system failures and natural disasters. The various kinds of system failures and disasters are characterized and then the detection and recovery method are proposed in each disconnected computing node group.

• Annual Conference of KIPS
• /
• 2003.05b
• /
• pp.827-830
• /
• 2003

오류정정부호는 메모리 시스템 설계, 디지털 데이터 통신 등에 널리 적용된다. 오류정정부호는 원래의 정보에 검사비트를 부여함으로써 설계되며, 이 검사비트를 이용하여 오류를 정정한다. 본 논문에서는 셀룰라 오토마타의 특성행렬을 이용하여 검사비트를 생성하고 수신된 부호어를 복호하는 방법을 제시한다.

• Communications for Statistical Applications and Methods
• /
• v.5 no.3
• /
• pp.633-644
• /
• 1998

혼합설계의 교호작용에 대한 F 검정이 유효하려면 다표본 구형성(multisample sphericity) 가정과 다변량 정규분포 가정이 만족되어야 한다. F 검정을 실시하기 위한 가정들이 위반된 조건하에서 혼합설계의 교호작용에 대한 검정법들의 1종오류가 비교되었다. 비교된 검정법들은 (1) F 검정(F), (2) 절사평균을 사용한 F 검정($F_T$)(3)$\varepsilon$-수정 F 검정($\varepsilon)$(4) 절사평균을 사용한 $\varepsilon$-수정 F 검정$(\varepsilon_T$) (5) CIGA검정(CIGA), (6) 절사평균을 사용한 CIGA검정($CIGA_T$)이었다. 결과는 CIGA와 $CIGA_T$는 1종오류를 대체로 잘 관리하나, F검정들과 ($\varepsilon$)검정들은 일부 조건에서 아주 작은 1종오류나 아주 큰 1종오류를 갖는 것으로 나타났다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.36 no.1C
• /
• pp.8-13
• /
• 2011

In this paper, we show new method to find error locations of 2 eight bit symbol errors for 2 error correcting Reed-Solomon decoder. New design is much faster and has much simpler logic circuit than the former design method. This optimization was possible by partitioning the 8 bit operations into 4 bit arithgmatic and logic operations. This Reed Solomon decoder can be used for data protection of almost all digital communication and consumer electronic devices.

• Annual Conference of KIPS
• /
• 2001.04b
• /
• pp.1205-1208
• /
• 2001

인터리빙은 부호화된 메시지를 전송채널을 통하여 전송하기 전에 이루어지는 시간 다이버시티 기능으로 전송채널에서 일어나는 전송메시지에 대한 연집 오류를 시간적으로 확산시켜 산란오류로 분포시키는 기능을 수행한다. 따라서 복호기에서는 산란오류에 대하여 오류정정을 하게 되어 전송 데이터의 신호품질을 향상시킨다. 본 논문에서는 부 복호기에서 인터리빙 디인터리빙을 수행하는 블록, 대각, 랜덤 인터리버 설계방법을 제시하고 블록, 제안된 블록, 랜덤 인터리버 디인터리버를 VHDL언어로 설계 및 검증한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.3
• /
• pp.8-8
• /
• 2004

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.