• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2008년도 제38차 하계학술발표논문집 16권1호
• /
• pp.25-31
• /
• 2008

본논문에서는이동형통신시스템의프로세서에대한최소전력소모를위한주파수선택알고리즘을제안하였다. 제안한 방법은 클럭 게이팅 방법을 이용하여 저전력 프로세서를 설계한다. 클럭 게이팅 방법은 내장된 클럭 블록을 이용하여 주 클럭을 제어함으로서 전력 낭비를 개선시킨다. 설계 방법은 프로세서에 대해 동적 전력을 고려하여 소모 전력을 비교하고, 설계된 프로세서에 대해 에너지 이득과 소모를 고려하여 주파수를 결정한다. 또한, 슬랙시간을 이용하여 프로세서의 속도를 낮추어 소모 전력을 감소시킨다. 이러한 기술은 클럭 게이팅 방법과 에너지, 슬랙 시간을 이용하여 이동형 시스템의사용 시간이 개선하였다. 실험결과 제안한 알고리즘은 알고리즘을 적용하지 않은 이동형 시스템의 프로세서에 비해 평균 전력이 4% 감소되었다.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2010년도 정기 학술대회
• /
• pp.717-720
• /
• 2010

본 논문에서는 ILM 교량의 특성상 압출 시 응력이 발생하며, 이러한 응력의 발생위치는 본구조물의 캔틸레버화가 되었을 시 나타나게 된다. 이러한 응력을 줄이기 위하여 ILM 교량의 기본설계 과정을 유전자 알고리즘 기법을 이용하여 단면의 형고에 변화를 주어 반복수행 함으로써 최적설계를 도출해 내는 연구를 수행하였다. 유전자 알고리즘을 통하여 교배를 시켜서 세대가 올라갈수록 모멘트는 줄어들고 목적함수는 올라가는 진행 과정을 보여 줌으로써 최적화 과정을 표현하였고, 단면의 형고를 바꿔 줌으로써 ILM 교량의 최적화를 확인할 수가 있었다. 본 연구에서 수행한 유전자 알고리즘을 이용한 최적화 방법을 보여주려고 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.25-27
• /
• 2001

설계 재활용을 위하여서는, 반도체 지적 소유권(Intellectual property)의 표준화와 더불어 레이아웃 자동 이식에 관한 연구와 상품화가 필수적이다. 본 논문은 반도체 설계 형식 중에서 생산 공정과 밀접한 레이아웃 형식의 회로도면 처리를 자동화하여 설계와 생산 시간을 혁신적으로 단축하기 위한 연구이다. 레이아웃 형식은 특성상 도형(폴리곤)으로 구성되어 있으며, 레이아웃 형태에서 다양한 도형의 중첩이 반도체의 트랜지스터, 저항, 캐피시터를 표현함으로써, 반도체 지적소유권의 한 형식으로 자주 활용되고 있다. 본 논문은 반도체 레이아웃 이식 소프트웨어 시스템의 내부 기능에 관한 설명과 처리 능력과 속도를 높이기 위한 알고리즘의 제안과 벤치마킹 결과를 보여 주고 있다. 비교 결과, 자원의 최적 활용(41%)으로 대용량의 처리 가능성을 보여 주고 있으며, 처리 속도는 평균 27배로써 이전의 벤치마킹 회로를 더욱 크게 하여 그 결과를 보여 주고 있다. 이러한 비교 우위는 본 논문에 포함된 소자 처리 알고리즘과 그래프를 이용한 컴팩션 알고리즘에 기인한다. 지면상의 연유로, 참고1에서는 기능 설명을, 본 논문은 알고리즘의 구현에 관한 설명을 중점적으로 기술한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.306-307
• /
• 2007

본 논문은 계층적 공정 경쟁 유전자 알고리즘(Hierarchical Fair Competition-based Genetic Algorithms : HFCGA)을 이용하여 회전형 역 진자 시스템의 최적 Fuzzy 제어기 설계를 제안한다. 탐색 공간이 크거나 복잡한 최적해 탐색문제에 대해 조기 수렴 문제를 내제하고 있는 기존의 유전자 알고리즘의 해결방안으로 병렬 유전자 알고리즘이 개발되었으며, HFCGA는 병렬 유전자 알고리즘의 한 구조이다. 본 논문에서는 회전형 역 진자 시스템에 대해 LQR 제어기와 유사한 형태의 Fuzzy 제어기를 구성하고, HFCGA를 이용하여 최적의 제어기 파라미터들을 구한다. 그리고 시뮬레이션 및 실제 공정에 적용하여 LQR 제어기와 설계된 제어기의 성능을 평가한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
• /
• pp.715-718
• /
• 2000

본 논문은 WDM 광 통신망에서 망의 효율적인 설계에 필요한 알고리즘에 관한 것이다. WDM 광 통신망은 경로설정 및 파장할당이 중요한 변수로 s-d 노드 쌍간에 필요한 연결수요가 주어질 때 이 연결수요를 만족시켜주는 광 경로를 설정하고, 파장을 할당해 줌으로써 사용 파장수를 최소화하면서 파장을 재사용 할 수 있는 효율을 최대로 하는 것이 목적이다. WDM 방식을 이용하여 전기적 변환에 따른 지연 없이 전광통신망에서 여러 개의 파장을 다중화하여 동시에 자료를 전송함으로서 수Gbps, 혹은 그이상의 전송이 가능해질 것으로 기대되어 진다. 이들 설계 문제들은 일반적인 토폴로지 망에서 정적인 경로 설정 및 파장할당을 대상으로 하여 발견적인 알고리즘을 얻고자 하였다. 또한 이를 통해 LP모형으로 얻은 하한 한계 값과 휴리스틱 알고리즘의 최소파장수와 동일한 값이 나올 수 있는 알고리즘을 구하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.981-984
• /
• 2009

본 논문에서는 수정된 유클리드 알고리즘을 이용하여 RS(255,239) 복호기를 설계하였다. 설계된 복호기는 수정된 유클리드 알고리즘에서 차수를 계산하는 대신, 다항식의 차수를 state machine으로 표현한다. 수정된 유클리드 알고리즘을 이용하여 복잡도를 감소시킬 수 있고, 고속의 리드-솔로몬 복호기를 구현할 수 있다. Xilinx FPGA인 XC4VLX60을 타겟으로 ISE9.1i에서 합성한 결과 동작주파수가 77.4MHz이며, gate count가 39,759로 나타났다.

• 대한공업교육학회지
• /
• 제33권2호
• /
• pp.170-191
• /
• 2008

알고리즘 학습이 학습자의 창의적 문제해결력, 논리적사고력과 같은 고차원적인 인지 능력 향상에 도움이 되지만, 알고리즘 학습을 처음 접하는 어린 학습자들의 경우 인지적 부담으로 작용할 수 있다. 따라서 프로그래밍을 통한 알고리즘 학습에서 학습자의 인지적 부담을 감소시켜주고 알고리즘 학습에 대한 흥미와 동기 유발을 위한 새로운 교수 설계가 필요하다. 본 연구에서는 중학생의 알고리즘 학습을 위한 프로그래밍 도구로 비주얼 기반 교육용 프로그래밍 언어인 Squeak Etoys를 선정하고 이를 활용한 알고리즘 학습 프로그램을 설계하였다. 설계한 학습 프로그램을 실제 중학교 학습자들에게 적용한 결과, Squeak Etoys 활용 알고리즘 학습이 프로그래밍을 처음 접하는 초보 학습자들의 문제해결성향과 자기효능감, 논리적사고력 향상에 유의미한 영향을 주었음을 확인하였다. 특히 논리적사고력의 경우, 실험집단과 통제집단모두 유의미한 향상을 보였다. 이는 알고리즘을 설계하고 표현하는 과정에 대한 학습경험 자체가 논리적사고력 신장에 효과적임을 의미한다. 따라서 초 중등교육에서의 알고리즘 교육은 의미 있는 학습내용이라고 볼 수 있다. 그러나 Squeak Etoys 활용 알고리즘 학습을 진행한 집단이 통제집단에 비해 논리적사고력 향상의 정도가 유의미하게 높은 것은 Squeak Etoys와 같은 비주얼 기반 프로그래밍 학습 환경이 알고리즘 학습에 대한 외생적 인지부하를 감소시켜주고 문제해결성향 및 자기효능감에 긍정적인 영향을 줌으로써 논리적사고력과 같은 고등정신능력 향상에 도움을 준 것으로 해석할 수 있다. 이러한 연구 결과는 향후 새로운 교육과정 시행될 경우, 알고리즘 학습을 위한 교육용 프로그래밍 언어의 선정 및 교수 학습 설계에 유용한 지침을 제공해 줄 수 있을 것이다.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2005년도 창립60주년 기념 추계 학술대회
• /
• pp.165.1-165.1
• /
• 2005

• 한국지능시스템학회논문지
• /
• 제10권5호
• /
• pp.478-486
• /
• 2000

본 논문에서는 CMOS 디지털 회로상의 플립플롭의 위치를 이동시키는 리타이밍 변환에 유전자 알고리즘을 적용하여 회로의 최적 동작 속도를 유지하면서 전력의 소모를 줄일 수 있는 설계 방법을 제안한다. 제안된 설계 방법은 최적 속도를 구현하는 리타이밍 단계와 유전자 알고리즘이 적용되는 저전력 리타이밍의 두 단계로 이루어진다. 제안된 저전력 리타이밍 설계 도구를 예제 회로의 설계에 적용하고 설계된 회로의 성능을 Synopsys시의 Design Analyzer로 평가한 결과, 임계 경로 지연은 약 30~50% 가량 감소하였으며 동적 전력 소모는 약 1.4~18.4% 가량 감소함을 관찰하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1999년도 학술발표대회 논문집 제18권 1호
• /
• pp.339-342
• /
• 1999

무선 환경에서는 한정된 주파수 자원과 소비전력을 고려하여 시스템을 설계하여야 한다. 이와 같은 조건을 만족하는 모뎀기술이 Trellis Coded Modulation(TCM) 방식이다. TCM의 복호 알고리즘으로는 확률적인 최적의 경로추적 알고리즘인 Viterbi 복호 알고리즘을 적용한다. 본 논문에서는 오디오 데이타의 무선전송을 위한 무선모뎀시스템의 수신단에 필요한 Viterbi 디코더를 설계하였다. 설계된 Viterbi 디코더는 고음질의 2채널 무선 오디오 신호(705,6kbps) 처리를 목적으로 하였다. 수신된 데이터에 8-level soft decision을 적용하였다. ACS(Add Compare Select)부와 TB(Traceback) 메모리 블럭은 데이터의 고속처리를 위해 병렬로 설계하였고, traceback depth는 50으로 하였다, 시뮬레이션 결과 설계된 Viterbi 디코더는 1bit, 2bit 등 랜덤하게 발생하는 에러에 대해 정정 능력이 우수하였다.