• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2015.05a
• /
• pp.839-841
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하고자한다. 드레인 전압이 소스 측 전위장벽에 영향을 미칠 정도로 단채널을 갖는 MOSFET에서 발생하는 중요한 이차효과인 드레인 유도 장벽 감소는 문턱전압의 이동 등 트랜지스터 특성에 심각한 영향을 미친다. 드레인 유도 장벽 감소현상을 분석하기 위하여 포아송방정식으로부터 급수형태의 전위분포를 유도하였으며 차단전류가 $10^{-7}A/m$일 경우 비대칭 이중게이트 MOSFET의 상단게이트 전압을 문턱전압으로 정의하였다. 비대칭 이중게이트 MOSFET는 단채널효과를 감소시키면서 채널길이 및 채널두께를 초소형화할 수 있는 장점이 있으므로 본 연구에서는 채널길이와 두께 비에 따라 드레인 유도 장벽 감소를 관찰하였다. 결과적으로 드레인 유도 장벽 감소 현상은 단채널에서 크게 나타났으며 하단게이트 전압, 상하단 게이트 산화막 두께 그리고 채널도핑 농도 등에 따라 큰 영향을 받고 있다는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.260-260
• /
• 2009

초박형 절연막은 현재 다양한 전자소자의 제작과 향상을 위하여 활용되고 있으며, 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 본 논문에서는 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였다. 실리콘 옥시나이트라이드 박막은 실리콘 산화막에 질소가 주입되어 있는 형태로 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, bulk 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 플라즈마 처리 기법을 이용하였을 경우에는 초박형의 균일한 박막을 얻을 수 있으며, 본 연구에서는 이산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성활 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적 특성은 엘립소미터를 통하여 분석하였으며, 전기적인 특성은 금속-절연막-실리콘의 MIS 구조를 형성하여 커패시턴스-전압 곡선과 전류-전압 곡선을 사용하여 평가하였다. 이산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 log-log 스케일로 시간과 박막 두께의 함수로 전환해보면 선형적인 증가를 나타내며, 이는 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 실리콘 옥시나이트라이드 박막은 초기적으로 산소의 함유량이 많은 형태의 박막으로 구성되며, 시간의 증가에 따라서 질소의 함유량이 증가하여 굴절률이 높고 더욱 치밀한 형태의 박막이 형성되었으며, 이는 시간의 증가에 따라 플라즈마 챔버 내에 존재하는 활성종들은 실리콘 박막의 개질을 통한 실리콘 옥시나이트라이드 박막의 두께 증가에 기여하기 보다는 형성된 박막의 내부적인 성분 변화에 기여하게 된다. 이산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 정기적인 특성의 경우, 2.3 nm 이상의 실리콘 옥시나이트라이드 박막을 가진 MIS 구조에서 accumulation과 inversion의 특성이 명확하게 나타남을 확인할 수 있다. 아산화질소 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 즉, 2.5 nm 두께를 경계로 하여 실리콘 옥시나이트라이드 박막의 터널링 메카니즘이 변화함을 확인할 수 있다. 결론적으로 2.3 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막에서 전기적인 안정성을 확보할수 있어 박막트랜지스터의 절연막으로 활용이 가능하며 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 비휘발성 메모리 소자 제작시 전하 주입 및 기억 유지 특성을 확보를 위한 실리콘 옥시나이트라이드 터널링 박막을 효과적으로 선택하여 활용할 수 있다.

• Journal of the Korean Magnetics Society
• /
• v.22 no.1
• /
• pp.6-10
• /
• 2012

We have observed the change in the film resistance of thin nickel film up to 13 nm, which is deposited on a porous anodic alumina substrate, prepared by two-step anodization technique under phosphoric acid. The resulting film grows as a porous film, following the pore structure on the surface of the alumina substrate, and the value of the resistance lies above $150k{\Omega}$ within the range of thickness studied here, decreasing very slowly with the film thickness. The observed resistance value is much higher than the reported value of a uniform film at the same thickness. Since the observed value of the surface coverage with the pores is smaller than the critical value, expected from the percolation theory, the pore structure limits the formation of conduction channel across the film. In addition, by comparing to the typical model of thickness-dependent resistivity, we expect that the scattering at the pore edge further increases the film resistance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.179-179
• /
• 2010

다양한 분야에서 확산 방지막은 소자의 신뢰성 향상에 중요한 역할을 하고 있다. 최근 반도체에 적용되기 시작한 구리 배선 형성 공정에서도 실리콘이나 실리콘 산화막으로 구리가 확산하는 것을 방지하는 기술이 중요한 부분을 차지하고 있다. 기존 physical vapor deposition (PVD)법을 이용한 $TaN_x$ 확산 방지막 형성 기술이 성공적으로 적용되고 있으나 반도체의 최소선폭이 지속적으로 감소함에 따라 한계에 다다르고 있다. 20 nm 급과 그 이하의 구리 배선을 위해서는 5 nm 이하의 매우 얇고 높은 피복 단차율을 가진 확산 방지막 형성 기술이 요구된다. 또한, 요구 두께의 감소에 따라 더 우수한 확산 방지 특성이 요구된다. Atomic layer deposition (ALD)은 박막의 정교한 두께 조절이 가능하며 높은 종횡비를 가지는 구조에서도 균일한 박막 형성이 가능하다. 이번 연구에서는 다른 질소 함량을 가진 $TaN_x$ 박막을 Tertiarybutylimido tris (ethylamethlamino) tantalum (TBITEMAT) 전구체와 $H_2+N_2$ 반응성 플라즈마를 사용하여 plasma enhanced atomic layer deposition (PEALD) 법으로 형성하였다. 박막 내질소 함량에 따라 $TaN_x$의 상 (phase)과 미세구조 변화가 관찰되었고, 이러한 물성의 변화는 확산 방지 특성에 영향을 주었다. TEM (Transmission electron microscopy)과 SEM (scanning electron microscope), XPS (x-ray photoelectron spectroscopy)를 통해 $TaN_x$의 물성을 분석하였고, 300 도에서 700 도까지 열처리 후 XRD (x-ray deffraction)와 I-V test를 통해 확산 방지막의 열적 안정성이 평가되었다. PEALD를 통해 24 nm 크기의 trench 기판 위에 약 4 nm의 $TaN_x$ 확산 방지막이 매우 균일하게 형성할 수 있었으며 향후 구리 배선에 효과적으로 적용될 것으로 예상된다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.219-219
• /
• 2003

HVOF(High Velocity Oxygen Fuel)법을 사용한 MCrAlY(M=Ni, Co, Fe)계 열차폐 코팅(thermal barrier coating)은 열기관 내부의 극심한 환경 부하에 대해 구조물 표면에 열적, 화학적 장벽을 형성함으로써 구조물의 내구성을 향상시킨다 이와 동시에 열차폐 효과는 구조물의 온도상승 없이 내부 가동 온도를 높일 수 있게 함으로써 열효율을 상승시키고 연료 효율을 높여 가동비용 절감을 이룰 수 있는 동시에 고 연소를 통한 오염원의 배출을 감소시킬 수 있다. 본 연구에서는 $H_2O$$_2$=5:1 분위기 하에서 HVOF법을 사용하여 Hastelloy-X 기판위에 125$\mu\textrm{m}$의 두께로 다음 5종류의 (Ni, Co, Cr)계 MCrAlY 코팅을 용사시켰다. 준비된 (Ni, Co)-Cr-Al-(Y, Ta, Re), (Ni, Co)-Cr-Al-(Y, Re), (Ni, Co)-Cr-Al-(Y, Ta), (Ni, Co)-Cr-Al-Y, (Ni,Co)-Cr-Al-Ir 코팅시편에 대한 산화성질을 조사하기 위해 대기 중 1000, 1100, 120$0^{\circ}C$에서 50, 100, 150, 200시간 등온실험(Isothermal oxidation)을 실시하였고, XRD, SEM/EDS, EPMA를 이용하여 생성된 산화막과 코팅 시편의 조직 변화를 조사하였다. 산화온도와 산화시간이 증가할수록 산화막의 박리가 많이 발생하였으며, 분석 결과 미세하게 분포된 a-Al$_2$O$_3$ 입자, NiCr$_2$O$_4$스피넬 상, 미세한 Cr$_2$O$_3$가 관찰되었고, 코팅 조성 변화에 따라 형성되는 이들 산화물의 존재비가 달라졌으며, 산화온도가 높아질수록 산화속도가 가속화되었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.6
• /
• pp.1399-1404
• /
• 2015

This paper analyzed the phenomenon of drain induced barrier lowering(DIBL) for the ratio of channel length vs. thickness of asymmetric double gate(DG) MOSFET. DIBL, the important secondary effect, is occurred for short channel MOSFET in which drain voltage influences on potential barrier height of source, and significantly affects on transistor characteristics such as threshold voltage movement. The series potential distribution is derived from Poisson's equation to analyze DIBL, and threshold voltage is defined by top gate voltage of asymmetric DGMOSFET in case the off current is 10^-7 A/m. Since asymmetric DGMOSFET has the advantage that channel length and channel thickness can significantly minimize, and short channel effects reduce, DIBL is investigated for the ratio of channel length vs. thickness in this study. As a results, DIBL is greatly influenced by the ratio of channel length vs. thickness. We also know DIBL is greatly changed for bottom gate voltage, top/bottom gate oxide thickness and channel doping concentration.

• Electrical & Electronic Materials
• /
• v.4 no.4
• /
• pp.304-311
• /
• 1991

본 연구에서는 p형(100) 실리콘 기판 위에 LPCVD법으로 산화막과 다결정 실리콘을 증착하고 그 위에 Magnetron Sputtering법으로 티타늄을 500.angs.을 증착한 후, 열처리 온도 500-900.deg.C 사이에서 열처리 시간을 변화시키면서 N$_{2}$ 분위기 속에서 급속 열처리하여 티타늄 실리사이드를 형성하고 그 특성을 조사하였다. 500-600.deg.C 온도 범위에서 10초간 열처리한 시료에서는 실리사이드상은 나타나지 않고, 산소등의 불순물이 티타늄 박막 내로 확산되어 600.deg.C에서 면 저항이 최대값을 보였으며 열처리 온도는 675-750.deg.C로 높이자 TiSi상이 나타나면서 면저항이 감소되고 결정립의 크기가 크게 증가하였다. 또한 열처리온도 800.deg.C에서 나타나기 시작한 TiSi$_{2}$상은 열처리 온도 850.deg.C까지 TiSi상과 공존하면서 면저항과 reflectance는 계속 감소했다. 900.deg.C에서 10초간 열처리한 시료에서는 orthorhombic구조의 완전한 실리사이드 상만 나타났다. 최종적인 티타늄 실리사이드 박막의 두께는 1200.angs.이며 비저항은 18.mu..OMEGA.cm였다.

• Korean Journal of Materials Research
• /
• v.7 no.8
• /
• pp.694-700
• /
• 1997

TiC(001) 면위에 Mg 금속을 단원자층으로 증착시킨 후 산화 및 열처리 과정을 거쳐서 MgO 초박막을 성장시키고, 성장된 MgO 막의 전자상태 및 표면포논을 UPS, XPS 및 HREELS를 사용하여 측정하였다. 전도성 기판위에 epitaxial 산화물막을 성장시킨 후 성장된 막의 전자구조 및 표면포논을 측정함으로써 벌크에서 분리된 2차원적 특성을 갖는 '표면 모델'의 물성을 연구하고자 하였는데, 이러한 '표면모델'은 잘 배열된 원자구조를 얻을 수 있고 두께가 충분히 얇아서 전하축적을 피할 수 있기 때문이다. 기판으로는 MgO와 같은 암염형 결정구조를 갖고 있고, 격자상수 차이가 2.6% 로서 매우 작으며, 비저항이 매우 낮은 전이 금속 탄화물 중의 하나인 TiC(001) 면을 사용하였다. TiC(001)면에 증착된 MgO층의 UPS He-l 스펙트럼을 측정한 결과 O2p및 XPS스펙트럼은 열처리를 전후로 하여 변하지 않았으며, 이로부터 상온에서 산소의 확산만으로 MgO 상이 형성됨을 알 수 있었다. MgO초박막의 표면 포논을 HREELS를 사용하여 검출하였다. 거시적 포논중에서 F-K 파 및 Rayleigh 모드가 관찰되었는데, F-k파는 MgO막의 2차원성으로 인하여 벌크의 경우보다 높은 진동 에너지를 갖고 있었고 Rayleigh모드는 벌크 MgO와 유사한 분산관계를 보였다. 미시적 포논중에서 Wallis(S/sub 2/)모드가 측정되었는데, 그 진동에너지는 벌크에서와 같고 off-specular방향에서도 소멸되지 않았다.

• Journal of the Korean Magnetics Society
• /
• v.23 no.4
• /
• pp.126-129
• /
• 2013

We have fabricated an ordered Ni nanodot structure using an alumina mask prepared via 2-step anodization technique under phosphoric acid. We have formed a porous structure with average pore size of 279 nm on $2{\mu}m$ thick alumina film and the thermal deposition of thin Ni film though the mask led to the formation of ordered Ni nanodot structure with an average dot size of 293 nm, following the pore structure on the mask. We further investigated the magnetic properties of the nanodot structure by measuring the hysteresis curve at room temperature. When compared to the magnetic properties of a continuous Ni film, we observed the decrease in the squareness and the increase in coercivity along the magnetization easy axis, due to the isolated nanodot structure. Our study suggests that the ordered nanodot structure can be easiy fabricated with thin film deposition technique using anodized alumina mask as a mask.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.135-136
• /
• 2008

이 실험에서는 비휘발성 메모리에서의 블로킹 층으로 $SiN_x$ 박막을 사용하였다. ELA (poly-Si) 기판위에 $SiO_xN_y$ 박막을 성장하기 전에 BHF를 이용해 자연 산화막을 제거하였다. 터널 층을 위해 2.7nm두께의 $SiO_xN_y$를 ICP-CVD 장비를 이용해 유리기판위에 증착하였다. 다음으로 $SiH_4/H_2$기체를 이용， ICP-CVD장비를 이용해 전하 저장을 위한 a-Si 박막을 증착하고, 마지막으로 a-Si층 위에 $SiN_x$ 층을 형성하였다. $SiN_x$ 박막을 형성하는데 최적의 조건을 찾기 위해 가스의 구성 비율 및 증착시간을 변화시키고 온도와 RF power도 바꿔주었다. 굴절률이 1.79 고 두께가 30 nm 인 $SiN_x$는 블로킹 층으로 사용하기 위한 것이다. 제작된 NSO-NVM 소자의 전기적 메모리 특성은 on current가 약 $10^{-5}$ A 이고 off current가 약 $5\times10^{-13}$ A로 전류 점멸비$(I_{ON}/I_{OFF})$는 약 $1\times10^7$ 이고 Swing 값은 0.53V/decade 이다. 1ms 동안의 programming/erasing 결과 약 3.5 V의 넓은 메모리 윈도우 크기를 가진다는 것을 확인할 수 있다.