• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.849-851
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있어 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 본 연구에서는 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 결과적으로 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 또한 채널길이 및 채널두께, 상하단게이트 전압 그리고 도핑분포함수의 변화에 따라 문턱전압이하 스윙 및 전도중심은 상호 유기적으로 변화하고 있다는 것을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.765-768
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• 한국정보통신학회논문지
• /
• 제20권5호
• /
• pp.992-997
• /
• 2016

본 논문에서는 단채널 비대칭 이중게이트 MOSFET의 상하단 산화막 두께비에 대한 터널링 전류의 변화에 대하여 분석하고자 한다. 채널길이가 5 nm까지 감소하면 차단전류에서 터널링 전류의 비율이 크게 증가하게 된다. 이와 같은 단채널효과는 상하단 게이트 산화막 구조를 달리 제작할 수 있는 비대칭 이중게이트 MOSFET에서도 발생하고 있다. 본 논문에서는 상하단 게이트 산화막 두께비 변화에 대하여 차단전류 중에 터널링 전류의 비율 변화를 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압을 파라미터로 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 이를 위하여 포아송방정식으로부터 해석학적 전위분포를 구하였으며 WKB(Wentzel-Kramers-Brillouin)근사를 이용하여 터널링 전류를 구하였다. 결과적으로 단채널 비대칭 이중게이트 MOSFET에서는 상하단 산화막 두께비에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 채널두께, 도핑농도 및 상하단 게이트 전압 등의 파라미터에 따라 매우 큰 변화를 보이고 있었다.

• 한국정보통신학회논문지
• /
• 제20권3호
• /
• pp.571-576
• /
• 2016

비대칭 이중게이트 MOSFET는 다른 상하단 게이트 산화막 두께를 갖는다. 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막 두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 하단 게이트 전압은 문턱전압이하 스윙에 큰 영향을 미치며 하단게이트 전압이 0.7V 일 때 $0<t_{ox2}/t_{ox1}<5$의 범위에서 문턱전압이하 스윙이 약 200 mV/dec 정도 변화하는 것을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.799-804
• /
• 2016

본 논문에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께에 대한 드레인 유도 장벽 감소 현상을 분석하기 위하여 전위장벽에 영향을 미치는 드레인전압에 따른 문턱전압의 변화를 관찰할 것이다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있는 특징이 있다. 상단과 하단의 게이트 산화막 두께 변화에 따른 드레인 유도 장벽 감소 현상에 대하여 포아송방정식을 이용하여 분석하였다. 결과적으로 드레인 유도 장벽 감소 현상은 상하단 게이트 산화막 두께에 따라 큰 변화를 나타냈다. 상단과 하단 게이트 산화막 두께가 작을수록 드레인 유도 장벽은 선형적으로 감소하였다. 채널길이에 대한 드레인 유도 장벽 감소 값은 비선형적인 관계가 있었다. 고농도 채널도핑의 경우 상단 산화막 두께가 하단 산화막 두께보다 드레인 유도 장벽 감소에 더 큰 영향을 미치고 있었다.

• 한국정보통신학회논문지
• /
• 제18권11호
• /
• pp.2709-2714
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.829-831
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 문턱전압 및 전도중심의 변화를 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 전압에 의하여 전류흐름을 제어할 수 있어 단채널효과를 감소시킬 수 있다는 장점이 있다. 그러나 채널길이가 감소하면 필연적으로 발생하는 문턱전압의 급격한 변화는 소자 특성에 커다란 영향을 미치고 있다. 특히 상하단의 게이트 전압, 상하단의 게이트 산화막 두께 그리고 도핑분포변화에 따라 발생하는 전도중심의 변화는 문턱전압을 결정하는 중요 요소가 된다. 해석학적으로 문턱전압 및 전도중심을 분석하기 위하여 해석학적 전위분포를 포아송방정식을 통하여 유도하였다. 다양한 채널길이 및 채널두께에 대하여 전도중심과 문턱전압을 계산한 결과, 채널길이와 채널두께의 비 등 구조적 파라미터뿐만이 아니라 도핑분포 및 게이트 전압 등에 따라 전도중심과 문턱전압은 크게 변화한다는 것을 알 수 있었다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.40-41
• /
• 2002

차세대 반도체 및 나노소자 산업에 대한 국제적 기술은 고밀도 직접화의 추세에 따라서 .게이트 산화막의 두께가 급속히 작아지는 추세이다. 지금까지 이산화규소(A1₂O₃)가 게이트 산화막으로 주로 사용되어 왔으나 점차 SiON 혹은 high k 박막으로 바뀌고 있다. 본 연구에서는 차세대 반도체 소자에 사용될 게이트 산화막 물질인 SiON 박막과 Al₂O₃박막에 대한 SE(Spectroscopic Ellipsometry)분석 모델을 확립하였고, SE 측정결과를 TEM, MEIS, XRR의 결과들과 비교하였다. SiON 박막의 굴절률 값은 Si₃N₄와 SiO₂가 물리적으로 혼합되어 있다고 가정하여 Bruggeman effective medium approximation을 사용하여 구하였다. 동일한 시료를 절단하여 TEM, MEIS, 그리고 XRR에 의하여 SiON 박막의 두께를 측정하였으며, 그 결과 SE와 XRR에 의해 얻어진 박막두께가 TEM과 MEIS의 결과 값보다 약 0.5 nm 크게 주어짐을 알 수 있었다(Table 1 참조). 본 연구결과는 비파괴적이며 비접촉식 측정방법인 SE가 2～4nm 두께의 초미세 SiON 박막의 두께와 N 농도의 상대적 값을 빠르고 쉽게 구할 수 있는 유용한 측정방법 임을 보여주었다. 기존의 게이트 산화물인 SiO₂를 대체할 후보 물질들 중의 하나인 A1₂O₃의 유전함수를 구하기 위하여 8 inch, p-type 실리콘 기판 위에 성장된 5 nm, 10 nm, 및 20 nm 두께의 A1₂O₃ 박막의 유전함수와 두께를 측정하였다. 이 시료들에 대한 SE data는 vacuum-UV spectroscopic ellipsometer를 사용하여 세 개의 입사각에서 0.75 eV에서 8.75 eV까지 0.05 eV 간격으로 측정되었다. A1₂O₃ 박막의 유전함수와 두께를 얻기 위하여 공기층/A1₂O₃ 박막/Si 기판으로 구성된 3상계 모델을 사용하였다. Si 기판에 대한 복소 유전함수는 문헌상의 값(1)을 사용하였고, A1₂O₃ 박막의 유전함수는 5개의 미지상수를 갖는 Tauc- Lorentz(TL) 분산함수(2)를 사용하였다. A1₂O₃ 박막의 경우 두께가 증가함에 따라서 굴절률이 커짐을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.107-107
• /
• 2000

최근 반도체 소자의 고집적화 및 대용량화의 경향에 다라 MOSFET 소자 제작에 이동되는 게이트 산화막의 두께가 수 nm 정도까지 점점 얇아지는 추세이고 Giga-DRAM급 차세대 UNSI소자를 제작하기 위해 5nm이하의 게이트 절연막이 요구된다. 이런 절연막의 두께감소는 게이트 정전용량을 증가시켜 트랜지스터의 속도를 빠르게 하며, 동시에 저전압동작을 가능하게 하기 때문에 게이트 산화막의 두께는 MOS공정세대가 진행되어감에 따라 계속 감소할 것이다. 따라서 절연막 두께는 소자의 동작 특성을 결정하는 중요한 요소이므로 이에 대한 정확한 평가 방법의 확보는 공정 control 측면에서 필수적이다. 그러나, 절연막의 두께가 작아지면서 게이트 산화막과 crystalline siliconrksm이 계면효과가 박막의 두께에 심각한 영향을 주기 때문에 정확한 두께 계측이 어렵고 계측방법에 따라서 두께 계측의 차이가 난다. 따라서 차세대 반도체 소자의 개발 및 양산 체계를 확립하기 위해서는 산화막의 두께가 10nm보다 작은 1nm-5nm 수준의 박막 시료에 대한 두께 계측 방법이 확립이 되어야 한다. 따라서, 본 연구에서는 습식 산화 공정으로 제작된 3nm-7nm 의 게이트 절연막을 현재까지 알려진 다양한 두께 평가방법을 비교 연구하였다. 절연막을 MEIS (Medim Energy Ion Scattering), 0.015nm의 고감도를 가지는 SE (Spectroscopic Ellipsometry), XPS, 고분해능 전자현미경 (TEM)을 이용하여 측정 비교하였다. 또한 polysilicon gate를 가지는 MOS capacitor를 제작하여 소자의 Capacitance-Voltage 및 Current-Voltage를 측정하여 절연막 두께를 계산하여 가장 좋은 두께 계측 방법을 찾고자 한다.다. 마이크로스트립 링 공진기는 링의 원주길이가 전자기파 파장길이의 정수배가 되면 공진이 일어나는 구조이다. Fused quartz를 기판으로 하여 증착압력을 변수로 하여 TiO2 박막을 증착하였다. 그리고 그 위에 은 (silver)을 사용하여 링 패턴을 형성하였다. 이와 같이 공진기를 제작하여 network analyzer (HP 8510C)로 마이크로파 대역에서의 공진특서을 측정하였다. 공진특성으로부터 전체 품질계수와 유효유전율, 그리고 TiO2 박막의 품질계수를 얻어내었다. 측정결과 rutile에서 anatase로 박막의 상이 변할수록 유전율은 감소하고 유전손실은 증가하는 결과를 나타내었다.의 성장률이 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 줄어들어 성장률이 Silane가스량에 의해 지배됨을 볼 수 있다. UV-VIS spectrophotometer에 의한 비정질 SiC 박막의 투과도와 파장과의 관계에 있어 유리를 기판으로 사용했으므로 유리의투과도를 감안했으며, 유리에 대한 상대적인 비율 관계로 투과도를 나타냈었다. 또한 비저질 SiC 박막의 흡수계수는 Ellipsometry에 의해 측정된 Δ과 Ψ값을 이용하여 시뮬레이션한 결과로 비정질 SiC 박막의 두께를 이용하여 구하였다. 또한 Tauc Plot을 통해 박막의 optical band gap을 2.6~3.7eV로 조절할 수 있었다. 20$0^{\circ}C$이상으로 증가시켜도 광투과율은 큰 변화를 나타내지 않았다.부터 전분-지질복합제의 형성 촉진이 시사되었다.이것으로 인하여 호화억제에 의한 노화 방지효과가 기대되었지만 실제로 빵의 노화는 현저히 진행되었다

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.142-142
• /
• 2010

본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.