• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.156-156
• /
• 2010

최근 휴대용전자기기의 급격한 수요증가로 인하여 고성능 저전력 비휘발성메모리에 대한 관심이 크게 증가되고 있다. 다양한 비휘발성 메모리중에 상변화메모리는 고집적성과 저전력등의 장점을 가져 현재 가장 유망한 차세대 비휘발성 메모리로 각광받고 있고 일부 상용화가 진행되고 있다. 현재 상변화 메모리의 주된 연구 방향은 sub-40nm 크기에서 물리적, 전기적, 열적 scaling down에 대한 내용이며 주로 새로운 상변화 물질을 개발하여 이러한 문제점을 극복하려고 연구가 진행되고 있다. 하지만 이러한 상변화 물질의 나노급 특성은 물리적, 전기적, 열적 특성이 복합적으로 나타나고 나노급 소자 제작이 어렵기때문에 많은 연구가 진행되지 못했다. 본 연구에서는 나노임프린트 리소그래피 기술과 c-AFM 기술을 통하여 다양한 나노급 상변화 물질의 물리적, 전기적, 열적 특성에 대해 연구를 진행하였다.

• Journal of the Korean Vacuum Society
• /
• v.19 no.2
• /
• pp.155-160
• /
• 2010

The effect of process temperature of a final annealing step in the fabrication of phase change memory (PCM) devices was investigated. Discrete PCM devices employing $Ge_2Sb_2Te_5$ (GST) films as an active element were made in a pore-style configuration, and they were annealed at various temperatures ranging from 160 to $300^{\circ}C$. The behaviors of cell resistance change from SET resistance to RESET resistance were totally different according to the annealing temperatures. There was a critical annealing temperature for the fabrication of normal PCM devices and abnormal operations were observed in some devices annealed at temperatures lower or higher than the critical temperature. Those influences of annealing temperature seem closely related to the thermal stability of a top electrode/GST/heating layer multilayer structure in the PCM devices.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.21 no.2
• /
• pp.27-32
• /
• 2021

This paper proposes an energy-efficient cache and memory management scheme for next-generation IoT devices. The proposed scheme adopts a low-power phase-change memory (PCM) as the main memory of IoT devices, aims at minimizing the write traffic to PCM, which is vulnerable to write operations. Specifically, when a cache block of the last-level cache memory is flushed to main memory, the cache block that causes less writes to PCM is preferentially replaced by tracking the modifications of each cache line that constitutes the cache block. In addition, by considering the reference bit of the cache block and the dirty bit of the cache lines, our scheme reduces the energy consumption without degrading the memory system performances. Through simulations using SPEC benchmarks, it is shown that the proposed scheme reduces the write traffic to PCM by 34.6% on average and the power consumption by 28.9%, without memory performance degradations.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1357-1358
• /
• 2007

본 연구에서는 상변화 메모리 소자의 상변화 재료의 두께에 따른 열전달 현상과 지우기 전류의 변화량을 3차원 유한요소 해석 도구를 이용하여 해석하였다. 상변화 메모리의 하부전극과 상변화 소자의 접촉 부분에서 발생한 주울열은 상변화재료를 통해 상부전극 텅스텐으로 전달되어 외부로 빠져나간다. 상변화 재료 박막의 두께가 $200[{\AA}]$인 경우는 상부전극을 통해 빠져나가는 열이 커지게 되어 상전이를 일으키는 지우기 전류가 크게 증가하는 특성을 보인다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.21.1-21.1
• /
• 2009

상변화 메모리는 비휘발성 메모리이면서 빠른 동작 속도, 낮은 동작 전압 등 다양한 장점을 지니고 있어 차세대 메모리로 주목 받고 있다. 최근 상변화 메모리의 동작 전류를 감소시키기 위해 상변화 물질 및 전극 물질에 대한 연구를 진행하고 있으며, 소자의 크기를 최소화 하기 위한 연구가 진행되고 있다. 본 연구에서는 나노 임프린트 리소그래피와 전도성 AFM을 이용하여 나노급 상변화 물질의 특성을 평가하였다. 나노급 상변화 물질을 형성하기 위해 열경화성 나노 임프린트 리소그래피를 이용하여 $Ge_2Sb_2Te_5$(GST)/Mo/SiO2 기판 위에 200nm급 홀 패턴을 형성하였다. 홀 패턴에 Cr을 증착하여 리프트 오프 한 뒤 Cr을 하드 마스크로 사용하여 GST를 식각하였다. 그 결과, Mo 하부 전극 위에200nm 지름과 100nm 높이를 가지는 GST 나노 기둥을 형성하였다. GST 나노 기둥의 전기적 특성 평가를 위해 저항 측정 장비 및 펄스 발생기와AFM을 사용하였다. AFM은 접촉 모드로 설정하였으며, Pt가 코팅된 AFM tip을 사용하여 Cr 하드 마스크와 함께 상부 전극으로 사용하였다. GST 나노 기둥을 초기화 시키기 위해 I-V sweep을 하였으며, 그 결과 $1M\Omega$에서 $10\;k\Omega$으로 저항이 변화함을 확인하였다. GST 나노 기둥은 2V, 5ns의 리셋 펄스에서 비정질로 변화하였으며, 1.3V, 150ns의 셋 펄스에서 결정질로 변화하였다. 이 동작 전압으로 5번의 스위칭 특성을 평가하였으며, 이 결과는 소자 형태의 200nm 급GST의 특성과 유사하여 나노급 상변화 물질을 테스트하는 새로운 방법으로 사용될 수 있을 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.218.1-218.1
• /
• 2013

GeSbTe 삼원계 칼코겐화물 합금은 광디스크 및 상변화 메모리에서 활성물질로 사용되는 대표적인 재료이다. GeSbTe 합금은 결정질 상과 비정질 상의 두 종류의 상을 갖는데 그 상에 따라 반사율 및 전기저항이 서로 다르기 때문에 활성물질로서 작용한다. GeSbTe 합금 구성원소의 일부를 포함하는 두 종류의 물질로 접합을 형성하고 열처리 공정을 수행함으로써 GeSbTe 합금을 국부적으로 생성하는 방법이 최근에 보고되었다. 이러한 방법을 상변화 메모리 소자 제조에 이용하면 GeSbTe 합금을 제한된 영역에 나노 스케일로 만드는 것이 가능해져서 GeSbTe 합금의 상변화를 유도하는데 필요한 프로그래밍 전류를 낮추는 효과를 얻을 수 있다. 상변화 메모리 소자 내에서의 GeSbTe 합금의 두께 또는 크기는 상변화 메모리 소자의 동작 특성을 좌우하는 중요한 파라미터이며 이것은 열처리 공정 조건에 따라 결정되므로 열처리 공정 조건에 따라 GeSbTe 합금이 생성되는 양상이 어떻게 변화하는지를 밝힐 필요가 있다. 따라서 본 연구에서는 다양한 열처리 온도 조건에서 Ge-Sb-Te 삼성 분계에서의 구성 원소들의 상호확산 거동을 조사하였다. 순수한 Ge 박막과 조성이 다른 SbTe 박막의 접합을 형성하고 773K까지의 온도 범위에서 열처리를 실시하였다. Auger 수직 분석을 이용하여 Ge, Sb, 및 Te 원소의 깊이 방향의 확산 정도를 조사하였으며 그 결과로서 열처리 온도가 증가함에 따라 상호확산 정도가 심해지고 Te 원소가 상호확산에 있어서 중요한 역할을 한다는 사실을 확인하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2008.05a
• /
• pp.28.1-28.1
• /
• 2008

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.115-115
• /
• 2007

PRAM (Phase Change Random Access Memory)은 상변화 물질의 비저항 차이를 이용한 메모리 소자로 차세대 비휘발성 메모리로 주목받고 있다. 현재 상변화 물질로 사용되고 있는 $Ge_2Sb_2Te_5$ 박막은 결정질 상태에서 저항이 낮아 RESET 동작에서 많은 전력이 소비되고 메모리의 고집적의 어려움이 있다. 이러한 문제를 해결하기 위해 상변화 물질의 개선과 소자 구조의 개선 등의 새로운 접근이 시도되고 있다. 본 연구에서는 $Ge_2Sb_2Te_5$ 박막의 전기적 특성을 개선하기 위해서 이종 원소인 질소를 첨가한 N-doped $Ge_2Sb_2Te_5$ 박막에 대한 특성을 살펴 보았다. $SiO_2$/Si 기판 위에 100 nm 두께의 박막을 D.C. magnetron sputter 방법으로 증착하여, 질소 분위기 $100^{\circ}C{\sim}300^{\circ}C$온도 구간에서 열처리하였다. 열처리에 따른 박막 특성을 관찰하기 위해 면저항 측정, XRD, TEM 분석을 통해 박막 특성을 관찰하였다. 면저항 측정과 XRD peak 분석을 통해 $Ge_2Sb_2Te_5$ 시스템에 비하여 N-doped $Ge_2Sb_2Te_5$ 시스템의 결정화 온도가 상승하였음을 확인하였다. 면저항은 첨가된 질소의 조성이 증가할수록 증가하였고, FCC 상에서 HCP 상으로의 상변화 온도 역시 증가하였다. 첨가된 질소가 $Ge_2Sb_2Te_5$, 박막의 결정 성장을 억제하였고, 상대적으로 높은 저항을 가지고 안정한 FCC상을 고온 열처리 이후에도 유지하였다. 질소 첨가를 이용한 상변화 물질의 열안정성 향상과 저소비전력 구동을 통해 향후 고집적 상변화 메모리에의 적용이 가능하다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.55-55
• /
• 2010

상변화 메모리용 셀은 전류 구동형으로써 셀에 전류를 인가하였을 때 저항이 높은 상태(비정질상)과 저항이 낮은 상태(결정질상)의 두가지 특성을 갖는다. 저항이 높은 상태에서 전류나 전압을 인가하면 높은 저항을 보이다가 일정 값(threshold voltage) 이상에서 낮은 저항을 갖는 현상을 보인다. 이때 상변화물질의 종류 혹은 셀의 사이즈에 따라 threshold voltage의 차이가 나타나는데 이 값을 줄임으로서 상변화 메모리의 구동 전류의 감소에 기여할 수 있다. 본 연구에서는 스퍼터링 방법을 이용해 박막형식의 셀을 제작하여 전기적 특성을 관찰하였다. 셀은 Si 기판 위에 radio frequency power supply 와 direct current power supply를 사용해 하부전극과 상변화층, 그리고 상부전극의 순으로 증착하여 제작하였다. 상변화층은 $Ge_2Sb_2Te_5$를 사용하였고 제작된 셀은 scanning electon microscope(SEM)를 이용하여 표면의 상태를 확인하였고 Keithley 4200scs를 이용하여 인가된 전류 혹은 전압에 따른 특성변화를 측정하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2008.05a
• /
• pp.23.1-23.1
• /
• 2008