• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.605-605
• /
• 2012

일반적으로 실리콘 이종접합 태양전지의 전면 투명산화막전도막에 요구되는 특성은 높은 투과도와 높은 전도도 특성이 요구되고 있다. 하지만 높은 전도도를 위해 carrier concentration을 높이게 되면 장파장 영역에서의 free-carrier absorption이 발생하여 투과도가 좋지 않게 되는 trade-off 관계에 있다. 그리고 일반적으로 투명산화전도막 두께 증가에 따라 전도도 상승은 투과도 하락을 가져와 태양전지의 효율 저감을 가져올 것이라고 생각되었다. 본 연구에서는 이러한 전면 투명산화전도막의 최적화에 관한 연구로써 박막 특성에 관한 분석과 태양전지 특성의 상관관계에 대하여 분석하였다. 특히 낮은 전도도를 가지는 실리콘 이종접합 태양전지의 emitter로 인해 투명산화전도막의 면저항성분에 관한 특성이 태양전지 특성에 가장 주도적인 영향을 미치는 것으로 나타났으며, 이는 직렬저항 성분에 대한 충진률 변화로 분석할 수 있었다.

• Journal of the Korean Applied Science and Technology
• /
• v.16 no.1
• /
• pp.105-115
• /
• 1999

P-type의 단결정 실리콘 위에 $1000{\AA}$의 열산화막을 성장시킨후 $5500{\AA}$의 다결정 실리콘으로 증착된 시료를 가지고 $HBr/Cl_2/He-O_2$ 혼합기체로 식각할 때 시료의 식각 특성에 관한 $H_2-O_2$ 기체함량. RF 전력, 압력에 대한 영향을 XPS(X-ray photoelectron Spectroscopy)와 SEM(Scanning Electron Microscopy)으로 조사하였다. $HBr/Cl_2/He-O_2$ 혼합기체로 식각되는 동안 형성된 다결정 실리콘 식각속도는 $H_2-O_2$ 함량 증가에 따라 증가하였으며 식각잔유물은 RF 전력과 압력변화에 의해 영향은 받지 않는 것으로 나타났으며, 다결정 실리콘 측벽에서의 증착속도는 낮은 RF전력과 높은 압력에서 높게 나타났다. 다결정 실리콘 식각 잔유물의 결합에너지는 안정한 $SiO_2$인 열산화막의 경우보다 높으므로 식각 잔유물은 $SiO_{\chi}({\chi}>2)$의 화합결합을 가지는 산화물과 같은 잔유물로 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.188-188
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< 1 cm2/Vs)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide, Tin Oxide등의 산화물이 연구되고 있으며, indium이나 aluminum등을 첨가하여 전기적인 특성을 향상시키려는 노력을 보이고 있다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering를 이용하여 상온에서 제작한 후 다양한 조건에서의 후열처리를 통하여 소자의 특성의 최적화를 이루는 것을 시도하였다. 그리고 ITO를 전극으로 사용하여 bottom gate 구조의 박막 트랜지스터를 만들고 air 분위기에서 온도별, 시간별 열처리를 진행하였다. 또한 gate insulator의 처리를 통하여 thin film의 interface 개선을 통하여 소자의 성능 향상을 시도 하였다. semiconductor analyzer로 소자의 출력 특성 및 전이 특성을 평가하였다. 그 결과 기존의 a-Si 기반의 박막 트랜지스터보다 우수한 이동도의 특성을 갖는 ZnO 박막 트랜지스터를 얻었다. 그리고 이를 바탕으로 ZnO를 이용하여 대면적 적합한 디스플레이를 제작할 수 있다는 가능성을 보인다. 그리고 Temperature, Bias Temperature stability, 경시변화 등의 다양한 조건에서의 안정성을 평가하여 안정성이 향상을 확보하여 비정질 실리콘을 대체할 유력한 후보중위 하나가 될 것이라고 생각된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.109-110
• /
• 2015

알루미늄 합금의 종류중 하나인 ADC12는 가공성이 좋고 가격이 저렴하기 때문에 산업의 많은 분야에 이용할 수 있지만 양극산화를 진행할 시 합금의 주요 구성성분인 실리콘(Si)으로 인해 균열(Crack)이 생기는 문제가 발생하여 이에 따라 균일한 산화막이 생성되지 않다는 단점을 가지고 있다. 이 단점을 극복하기 위해 양극산화를 진행할 때 금속 음이온 성분이 첨가된 전해질을 이용하면 실리콘이 떨어져 나간 부분을 자가치료(Self-healing)할 수 있어 피막의 경도를 포함한 각종 특성이 증가하는 결과를 확인할 수 있다. 본 연구에서는 ADC12를 양극산화할 때 황산 수용액을 기본 전해질로 하여 전해질에 타이타늄(Ti), 마그네슘(Mg), 몰리브덴(Mo)이 포함되어 있는 금속 음이온 물질을 첨가하였고, 금속 음이온 전해질의 농도와 양극산화 진행 시간을 변수로 하여 제조한 산화막의 전기화학적 특성을 SEM(Scanning Electron Microscope), Tafel plot, 그리고 Microvickers hardness tester를 통해 평가하였다.

• Journal of the Korean Vacuum Society
• /
• v.16 no.5
• /
• pp.366-370
• /
• 2007

Nano-scopic holes which are distributed densely and uniformly were fabricated on $SiO_2$ surface. Self-assembling resists were used to produce a layer of uniformly distributed parallel poly methyl methacrylate (PMMA) cylinders in a polystyrene (PS) matrix. The PMMA cylinders were degraded and removed by acetic acid rinsing. Subsequently, PS nanotemplates were fabricated. The patterned holes of PS template were approximately $8{\sim}30\;nm$ wide, 40 nm deep, and 60 nm apart. The porous PS template was used as a dry etching mask to transfer the pattern of PS template into the silicon oxide thin film during reactive ion etching (RIE) process. The sizes of the patterned holes on $SiO_2$ layer were $9{\sim}33\;nm$. After pattern transfer by RIE, uniformly distributed holes of which size were in the range of $6{\sim}22\;nm$ were fabricated on Si substrate. Sizes of the patterned holes were controllable by PMMA molecular weight.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.285-285
• /
• 2012

본 논문에서는 HBr, O2 gas를 사용하여 나노급 반도체 디바이스에 응용되는 실리콘 트렌치 패턴의 건식 식각시 중요한 인자중의 하나인 RIE (Reactive Ion Etching) Lag현상에 관하여 연구하였다. 실험에서 사용된 식각 장치는 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장치로써, Source Power및 기판에 인가되는 Bias power 모두 13.56 MHz로 구동되는 장치이며, Source Power와 Bias Power 각각에 펄스 플라즈마를 인가할 수 있도록 제작 되어있다. HBr과 O2 gas를 사용한 트렌치 식각 중 발생하는 식각 부산물인 SiO는 프로파일 제어에 중요한 역할을 함과 동시에, 표면 산화로 인해 Trench 폭을 작게 만들어 RIE lag를 심화시킨다. Br은 실리콘을 식각하는 중요한 라디칼이며, SiO는 실리콘과 O 라디칼의 반응으로부터 형성되는 식각 부산물이다. SiO가 많으면, 실리콘 표면의 산화가 많이 진행될 것을 예측할 수 있으며, 이에 따라 RIE lag도 나빠지게 된다. 본 실험에서는 Continuous Plasma와 Bias Power의 펄스, Source Power의 펄스를 각각 적용하고, 각각의 경우 Br과 SiO 라디칼의 농도를 Actinometrical OES (Optical Emission Spectroscopy) tool을 사용하여 비교하였다. 두 라디칼 모두 Continuous Plasma와 Bias Power 펄스에 의해서는 변화가 없는 반면, Source Power 펄스에 의해서만 변화를 보였다. Source Power 값이 증가함에 따라 Br/SiO 라디칼 비가 증가함을 알 수 있었고, 표면 산화가 적게 형성됨을 예측할 수 있다. 이 조건의 경우, Continuous Plasma대비 Source Power 펄스에 의하여 RIE lag가 30.9 %에서 12.8 %로 현격히 개선된 결과를 얻을 수 있었다. 또한, 식각된 실리콘의 XPS 분석 결과, Continuous Plasma대비 Source Power 펄스의 경우 표면 산화층이 적게 형성되었음을 확인할 수 있었다. 따라서, 본 논문에서는 식각 중 발생한 Br과 SiO 라디칼을 Source Power펄스에 의한 제어로 RIE lag를 개선할 수 있으며, 이러한 라디칼의 변화는 Actinometrical OES tool을 사용하여 검증할 수 있음을 보여준다.

• Journal of Sensor Science and Technology
• /
• v.11 no.3
• /
• pp.183-190
• /
• 2002

Photoluminescence(PL) properties of $Si^+$-implanted $SiO_2$ film, which was thermally grown on c-Si substrate, is reported. We have compared room temperature photoluminescence (PL) spectra of the samples which was made in several kinds of implantation, subsequent annealing and $SiO_2$ film thickness. XRD data was correlated with the PL spectra. Silicon nanocrystals in $SiO_2$ film is considered as the origin of the photoluminescence. PL spectra was investigated after wet etching of the $SiO_2$ film by using BOE (Buffered Oxide Etchant) at every one minute. PL peak wavelength was varied as the etching is proceeded. These results indicate that the quantity and the distribution of dominant size of Si nanocrystals in $SiO_2$ film seem to have a direct effect on PL spectrum.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.5
• /
• pp.285-289
• /
• 2003

This paper proposes a 10 ${\mu}{\textrm}{m}$ thick oxide air-bridge structure which can be used as a substrate for RF circuits. The structure was fabricated by anodic reaction, complex oxidation and rnicrornachining technology using TMAH etching. High quality films were obtained by combining low temperature thermal oxidation (50$0^{\circ}C$, 1 hr at $H_2O$/O$_2$) and rapid thermal oxidation (RTO) process (105$0^{\circ}C$, 2 min). This structure is mechanically stable because of thick oxide layer up to 10 ${\mu}{\textrm}{m}$ and is expected to solve the problem of high dielectric loss of silicon substrate in RF region. The properties of the transmission line formed on the oxidized porous silicon (OPS) air-bridge were investigated and compared with those of the transmission line formed on the OPS layers. The insertion loss of coplanar waveguide (CPW) on OPS air-bridge was (about 1 dB) lower than that of CPW on OPS layers. Also, the return loss of CPW on OPS air-bridge was less than about - 20 dB at measured frequency region for 2.2 mm. Therefore, this technology is very promising for extending the use of CMOS circuitry to higher RF frequencies.

• Journal of Sensor Science and Technology
• /
• v.12 no.5
• /
• pp.218-224
• /
• 2003

The devices of n-channel poly silicon thin film transistors(TFTs) hydrogenated by plasma, $H_2$ and $H_2$/plasma processes are fabricated. The carriers sensitivity characteristics are analyzed with voltage bias stress at the gate oxide. The parametric sensitivity characteristics caused by electrical stress conditions in hydrogenated devices are investigated by measuring the drain current, threshold voltage($V_{th}$), subthreshold slope(S) and maximum transconductance($G_m$) values. As a analyzed results, the degradation characteristics in hydrogenated n-channel polysilicon thin film transistors are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si grain boundary due to dissolution of Si-H bonds. The generation of traps in gate oxide are mainly dued to hot electrons injection into the gate oxide from the channel region.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.21-21
• /
• 2007

Strained silicon 기술은 MOSFET 채널 내 캐리어 이동도를 향상시켜 집적회로의 성능을 향상시키는 기술이다. 최근에는 strained 실리콘 기술과 SOI(silicon On Insulator) 기술을 접목시켜 집적회로 소자의 특성을 더욱 향상시킨 SSOI(Strained Silicon On Insulator) 기술이 연구되고 있다. 본 연구에서는 pseudo MOSFET 측정법을 이용하여 strained SOI 웨이퍼의 전기적 특성 분석을 행하였다. pseudo MOSFET 측정법은 SOI 웨이퍼의 전기적 특성분석을 위해 고안된 방법으로써 산화, 도핑 등의 소자 제조 공정 없이도 SOI 표면 실리콘층의 이동도와 매몰산화막과의 계면 특성 등을 분석해 낼 수 있는 기술이다. 표면 실리콘층의 두께와 매몰산화막의 두께가 각각 60nm, 150nm인 SOI 웨이퍼와 동일한 막 두께를 가지며 표면 실리콘층이 strained silicon인 SSOI 웨이퍼를 제작하여 그 특성을 비교 분석하였다. Pseudo MOSFET 측정 결과 Strained SOI 웨이퍼에서 표면 실리콘총 내의 전자 이동도가 일반적인 SOI 웨이퍼보다 약 25% 향상되었으며 정공 이동도나 매몰산화막의 계면 트랩밀도는 큰 차이를 보이지 않았다.