• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.155-156
• /
• 2007

본 연구에서는 태양전지 표면에 입사된 빛의 반사율을 최소화하기 위해서 단결정 실리콘 기판 표면에 다공성 실리콘층을 적용하여 반사방지막(Anti-Reflection Coating, ARC)을 형성하는 실험을 하였다. 다공성 실리콘(Porous silicon, PSi)은 실온에서, 기판 성질에 따라 일정 비율로 만든 전해질 용액($HF-C_2H_5OH-H_2O$)을 사용하여 실리콘 표면에 양극산화처리 함으로써 단순 공정만으로 실리콘 기판의 반사율을 낮출 수 있다. 본 연구는 일정한 면저항을 가지는 단결정 실리콘 기판에 다공성 실리콘층을 여러 조건으로 형성하여 반사방지막으로써의 특성을 비교 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2005.02a
• /
• pp.126-126
• /
• 2005

• Journal of Korea Foundry Society
• /
• v.18 no.4
• /
• pp.389-397
• /
• 1998

회주철 모재의 표면에 감압 플라즈마 용사법으로 실리콘 분말을 피복시킨 후 $CO_2$ 레이저를 이용하는 표면 합금화로 고온 내스케일성이 향상된 표면 개질층을 제조하였다. 실리콘의 표면 합금층에는 응집상의 흑연(chunky graphite)이 $Fe_5Si_3$로 구성된 망상의 화합물 기지속에 정출하는 조직특성을 보였다. 대기 분위기에서 18.0ks동안 열중량측정(TG)한 결과 실리콘 표면 합금층의 무게 증가율은 회주철 모재에 비하여 923K에서는 약 1/3, 1098K에서는 약 1/10을 나타내었다. 그리고 1098K에서 18.0ks동안 유지시킨 주철모재 시편에서 원래의 모재표면을 기준으로 다공성의 외부스케일과 편상흑연을 따라 생성된 내부스케일로 구성된 두께 $60{\sim}70\;{\mu}m$의 두꺼운 산화스케일이 생성되었으나, 실리콘의 표면 합금층에서는 두께 $3{\sim}5\;{\mu}m$의 치밀한 외부 산화스케일만이 생성되었다. 실리콘 합금층의 단면 미소경도값은 MHV $300{\sim}1100$으로 그 변동폭이 심하였으나, 진공분위기에서 열처리(1223K, 18.0ks)한 경우 미소경도값의 편차는 MHV $300{\sim}500$으로 개선되었다.

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.2026-2028
• /
• 2002

본 논문에서는 실리콘 기판상의 전송선로 특성을 개선하기 위하여 표면 마이크로머시닝 기술을 이용하여 $10{\mu}m$ 두께의 다공질 실리콘 산화막으로 제조된 기판 위에 에어브리지를 가진 CPW 전송선로와 phase shifter를 제작하였다. 간격이 $30{\mu}m$, 신호선이 $80{\mu}m$인 CPW 에어브리지 전송선의 삽입손실은 4 GHz에서 -0.25 dB이며, 반사손실은 -28.9 dB를 나타내었다. CPW phase shifter의 크기는 S-W-$S_g$ = 100-30-400 ${\mu}m$로 설계되었다. "ㄷ" 모양을 가진 에어브리지의 폭은 $100{\mu}m$. 길이는 400-460-400 ${\mu}m$이다. 낮은 손실을 얻기 위한 Step된 에어브리지를 가진 phase shifter 구조가 step이 없는 에어브리지를 가진 구조보다 삽입손실이 보다 더 향상되었다. 제작된 CPW phase shifter의 위상특성은 28 GHz의 넓은 주파수 범위에서 $180^{\circ}E 의 천이를 타나내었다. 이상과 같은 결과로부터 두꺼운 다공질 실리콘은 고 저항 실리콘 집적회로 공정에서 고성능 저가의 마이크로파 및 밀리미터파 회로 응용에 충분히 활용 될 수 있으리라 기대된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.08a
• /
• pp.130-132
• /
• 2003

ALD(Atomic Layer Deposition) 법으로 박막 알루미나를 형성한 후 웨이퍼 접합과 박막화 공정으로 알루미나를 매몰절연막으로 하는 SOI 구조를 제조하고 그 특성을 조사하였다. 알루미나 박막의 유전 특성과 실리콘과의 계면 특성은 C-V 측정으로, 단면 분석은 SEM(Scanning Electron Microscope) 촬영으로 조사하였다. 알루미나와 실리콘을 접합하기 위하여 1100C에서 열처리를 행한 후 알루미나와 실리콘의 계면 상태 밀도는 $2.5{\times}10^{11}/cm^2-eV$였다. 그리고 SEM의 단연 분석과 AES(Auger Electron Spectroscope)의 깊이 방향 분석을 통해서 매몰 알루미나층의 존재를 확인하였다. 알루미나는 실리콘 산화막보다 높은 열전도성을 가지므로 이를 매몰절연막으로 하여 SOI 구조를 제조하면 기존의 실리콘산화막을 매몰절연막으로 하는 SOI를 기판으로 하여 제조되는 소자보다 selg heating 효과가 감소된 우수한 특성의 소자를 제조할 수 있다.

• Ceramist
• /
• v.9 no.4
• /
• pp.15-22
• /
• 2006

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.39 no.4
• /
• pp.335-340
• /
• 2002

In this paper, the stress induced leakage currents of thin silicon oxides is investigated in the ULSI implementation with nano structure transistors. The stress and transient currents associated with the on and off time of applied voltage were used to measure the distribution of high voltage stress induced traps in thin silicon oxide films. The stress and transient currents were due to the charging and discharging of traps generated by high stress voltage in the silicon oxides. The transient current was caused by the tunnel charging and discharging of the stress generated traps nearby two interfaces. The stress induced leakage current will affect data retention in electrically erasable programmable read only memories. The oxide current for the thickness dependence of stress current, transient current, and stress induced leakage currents has been measured in oxides with thicknesses between 113.4${\AA}$ and 814${\AA}$, which have the gate area $10^3cm^2$. The stress induced leakage currents will affect data retention and the stress current, transient current is used to estimate to fundamental limitations on oxide thicknesses.

• Korean Journal of Materials Research
• /
• v.10 no.3
• /
• pp.212-217
• /
• 2000

Dielectric thin films for TFT(thin film transistor)s, such as silicon nitride$(Si_3N_4)$ and silicon oxide$(SiO_2)$, are usually deposited at $200~300^{\circ}C$. In this study, authors have tried to form dielectric films not by deposition but by oxidation with ECR(Electron Cyclotron Resonance) oxygen plasma, to improve the interface properties was not intensionally heated during oxidation. THe oxidation was performed consecutively without breaking vacuum after the deposition of a-Si: H films on the substrate to prevent the introduction of impurities. In this study, especially pulse mode of microwave power has been firstly tried during FCR oxygen plasma formation. Compared with the case of the continuous wave mode, the oxidation with the pulsed ECR results in higher quality silicon oxide$SiO_X$ films in terms of stoichiometry of bonding, dielectric constants and surface roughness. Especially the surface roughness of the pulsed ECR oxide films dramatically decreased to one-third of that of the continuous wave mode cases.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.12
• /
• pp.68-74
• /
• 1998

Improved performance and suppressed short-channel effects of polysilicon thin film transistors (poly-Si TFTs) with very thin electron cyclotron resonance (ECR) $N_2$O-plasma gate oxide have been investigated. Poly-Si TFTs with ECR $N_2$O-plasma oxide ($N_2$O-TFTs) show better performance as well as suppressed short-channel effects than those with conventional thermal oxide. The fabricated $N_2$O-TFTs do not show threshold voltage reduction until the gate length is reduced to 3 ${\mu}{\textrm}{m}$ for n-channel and 1 ${\mu}{\textrm}{m}$ for p-channel, respectively. The improvements are due to the smooth interface, passivation effects, and strong Si ≡ N bonds.