• 한국정보처리학회논문지
• /
• 제3권2호
• /
• pp.315-326
• /
• 1996

VLSI 회로의 복잡도 및 집적도가 증가함에 따라서 이들의 검증에 사용되는 논리 시뮬레이션을 위해서 시간이 많이걸린다. 본 논문에서는 SIMD 병렬처리 컴퓨터 상에서 빠른 논리 시뮬레이션 구현을 위한 병렬처리 기법, 자료구조, 알고리즘을 제시한다. 대표적인 병렬처리 컴퓨터인 CM-2상에서 수행한 결과를 제시하고 이를 분석하고자 한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2003년도 춘계학술대회논문집
• /
• pp.79-84
• /
• 2003

이 논문은 빠른 ASIP(application specific instruction processor) 평가를 위한 재적응성을 가진 컴파일러/시뮬레이터 환경에 대해 이야기한다. ASIP의 성능은 하드웨어 구조뿐만 아니라, 수행되는 응용 소프트웨어에 영향을 받기 때문에, 높은 성능의 ASIP 개발을 위해서는 컴파일러 및 시뮬레이터의 개발이 선행되어야 한다. 그러나 다양한 ASIP 구조에 따라 적합한 고성능의 컴파일러/시뮬레이터를 만드는 일은 매우 시간 소모적인 일이 될 뿐만 아니라, 오류가 발생하기도 쉽다. 본 논문에서는 HiXR2라는 ADL(architecture description language)을 이용하여 명령어 구조를 기술하고 이를 바탕으로 컴파일러와 시뮬레이터를 자동 생성하였다. HiXR2의 재적응성 및 생성된 컴파일러/시뮬레이터의 정확성을 검증하기 위하여 ARM9 프로세서와 CalmRISC32 프로세서 구조를 각각 기술하고, 각각에 대하여 응용프로그램 코드를 컴파일 및 시뮬레이션 하는 예제를 보였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 춘계학술대회
• /
• pp.165-167
• /
• 2004

본 논문에서는 반도체 공정 시뮬레이션을 위해 산화, 확산 및 이온 주입 공정을 모델링하고, 효율적인 실행과 상호 연관된 연속 공정의 시뮬레이션이 가능하도록 통합화된 환경을 구축하였다. 점성적 스트레스 모델을 이용한 산화 공정은 유속-압력 알고리즘과 경계요소법을 이용하여 안정된 해를 얻었으며, 선확산과 산화중배 현상이 포함된 확산 공정은 전진해법과 유한요소법을 이용하였다. 또한 이온주입 공정은 TRIM을 기본으로 다양한 공정 조건에 대한 모델이 추가된 몬테카를로 방법을 사용하였다. 편리한 사용자 입력 인터페이스와 그래픽적 출력을 제공하고, 윈도즈의 API함수를 이용하여 PC상에서도 적은 메모리로도 빠른 결과를 얻을 수 있도록 하였으며, 객체 지향적인 모듈화로 타 시뮬레이터와의 호환성이 가능하도록 구성하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 추계학술발표대회
• /
• pp.839-840
• /
• 2009

지능 로봇 분야의 발전은 빠른 속도로 성장하고 있으며 여러 환경에서 문제 해결을 할 수 있는 로봇에 대한 연구 또한 활발하게 이루어지고 있다. 지능 로봇을 구현하기 위해서는 주변 환경을 받아들이기 위한 센서 조작이 반드시 필요한데, 비용 면이나 생산량의 한계 등의 이유로 이러한 센서들을 일반 교육자, 학생이 접하기가 쉽지 않다. 본 논문에서는 3D 시뮬레이션 환경에서 다중 센서를 이용한 문제해결 로봇을 구현하는 개발 방법을 제안하고자 한다. 만약 3D 시뮬레이션 환경에서 손쉽게 센서의 생성과 조작이 가능하다면 지능 로봇 연구분야, 특히 지능로봇 교육분야에 큰 도움이 될 것으로 기대한다.

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 2002년도 춘계공동학술대회
• /
• pp.103-108
• /
• 2002

본 연구는 주문형 반도체 생산공장이나 인쇄회로기판 제조공장과 같이 매우 다양한 제품들을 주문에 의해 생산하며 제조공정이 매우 길고 복잡한 생산 시스템에 대하여 다룬다. 이러한 생산 시스템은 그 특성상 APS (Advanced Planning and Scheduling)의 일정계획(scheduling) 모듈로서 시뮬레이션(simulation)이 유일한 대안이 되는 경우가 발생할 수 있다. 시뮬레이션 기법은 복잡한 상황도 대부분 묘사가 가능하기 때문에 사실적이고 실현 가능한 일정계획을 생성할 수 있다는 장점이 있는 반면 수행시간이 상당히 길다는 단점이 있다. 기업이 경쟁력을 가지기 위해서는 고객이 의뢰한 주문에 대하여 가능 납기(가능한 생산완료 시점)를 빠른 시간 내에 정확히 알려주어야만 한다. 따라서, APS 역시 "즉시 납기산정, 정시 납품:(commit now, deliver on time)을 캐치프레이즈(catch phrase)로 한다. 하지만 시뮬레이션은 :정시 납품:이 가능한 납기를 산정할 수 있을지는 모르지만 "즉시 납기산정"이 불가능하다. 따라서, 본 연구에서는 시뮬레이션에 근거한 일정계획 모듈을 가지고 있는 APS 시스템에서 납기산정을 빠르고 정확하게 할 수 있는 방법론을 제시한다. 이 방법론은 기존의 MRP Ⅱ 및 ERP 시스템에서 행하던 ATP (available to promise) 흑은 CTP (capable to promise) 기법과 차별화 되며, 의뢰한 주문의 생산착수 시점과 제조 리드타임을 합리적이고 신속하게 산출한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 춘계학술발표대회
• /
• pp.536-539
• /
• 2014

본 논문에서는 생명체 간의 상호작용으로 형성된 안정된 생태계의 요인을 분석할 수 있는 계산 시뮬레이션 모델을 제안한다. 그리고, 실제 시뮬레이션 프로그램을 개발하고 이를 통해 얻은 실험 결과를 제시함으로써, 계산 시뮬레이션 분야와 생명과학 분야의 융합 가능성을 보인다. 제시한 계산 시뮬레이션 모델은 1) 하나의 커다란 생태계로 이루어진 세계, 2) 다수의 작은 생태계로 이루어진 세계, 3) 생태계가 미형성된 세계를 유전 알고리즘을 사용하여 모델링 하였으며, 실험 결과는 2)번 모델이 생태계를 가장 안정적인 상태로 오래 유지하는 결과를 보였다. 이를 통해서 충분한 에너지가 존재하거나 공급되는 환경에서는 생물 밀도가 높으면서 에너지 순환이 빠른, 작은 규모의 생태계가 가장 안정적이라는 생물학적인 결론을 도출할 수 있었다.

• 정보처리학회논문지A
• /
• 제14A권7호
• /
• pp.421-434
• /
• 2007

컴퓨터 그래픽스로 재현되는 많은 자연현상 중의 하나인 바다는 주변 환경에 의해 계속해서 움직이며 복잡한 형태를 나타낼 뿐만 아니라 그 규모가 거대하기 때문에 만족스러운 영상을 얻기 위해서는 많은 계산시간을 필요로 한다. 본 논문에서는 GPU를 연산유닛으로 활용하여 무한히 넓은 바다표면의 움직임을 실시간으로 빠르게 시뮬레이션하고 사실적으로 렌더링하기 위한 방법을 제안한다. 제안하는 방법은 Gerstner 모델에 의해 2차원 투사 격자에서 생성된 저해상도의 메쉬로 바다의 전체적인 구조와 큰 물결을 표현하고, 스펙트럼 모델에 의해 2차원 균일격자에서 생성된 높이 맵과 법선 맵을 사용하여 작은 물결과 자세한 수면의 모습을 표현한다. 전체 과정이 GPU에 의해 처리되기 때문에 CPU자원을 다른 연산에 양보할 수 있을 뿐만 아니라 시스템 메모리와 그래픽스 하드웨어 사이에 기하정보(geometry data)의 이동이 없어 보다 빠른 렌더링이 가능하다. 제안하는 방법은 컴퓨터 게임과 같이 계산량이 많고 빠른 처리가 요구되는 실시간 애플리케이션에 활용 가능성이 크다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.577-583
• /
• 2022

위상고정루프에 대해 선형 위상-도메인 모델링을 진행하여 시스템의 안정성을 고려한 각 블록의 설계 매개 변수들을 설정한 이후 빠른 동작 특성을 확인하기 위해 Verilog-HDL 기반의 모델링을 수행할 수 있다. 이때 단순한 동작 특성뿐 아니라 위상잡음 및 비선형 특성까지 모델링에 반영할 수 있는데, 본 논문에서는 디지털-시간 변환기(DTC)의 비선형 특성 및 디지털 조정 발진기(DCO)의 위상잡음 모델링을 추가로 소개한다. 동작 모델을 사용하여 시스템 레벨의 설계를 마치면 시간-도메인 영역에서 과도 응답 시뮬레이션을 진행하여 설계 타당성을 확인할 수 있으며, 출력 신호 결과를 위상잡음 그래프로 나타내어 이를 이상적인 위상잡음 그래프와 비교함으로써 동작과 성능에 대한 검증이 가능함을 나타내었다. 시간-도메인 영역에서 시뮬레이션 소요시간 비교를 위해 TSMC 0.18-㎛ 공정을 사용한 아날로그 위상고정루프의 설계 결과와 비교하였으며, 6 us의 과도 응답 해석을 진행했을 때 1.43초로 트랜지스터 레벨의 아날로그 설계 방식(692초) 대비 484배 빠른 시뮬레이션 시간을 나타내었다.

• 한국컴퓨터정보학회논문지
• /
• 제27권5호
• /
• pp.101-107
• /
• 2022

모델링 및 시뮬레이션은 목표 시스템의 동작 검증, 성능 분석, 운용 최적화, 예측을 위해 사용되는 기술이다. 이 기술의 대표적인 이산사건 시스템 명세(DEVS)는 모델들을 엄격한 형식론으로 정의하고 모델 간의 구조를 계층화한다. 이 DEVS 모델들의 원자 모델은 목표와 다른 의도로 동작하게 될 경우 시뮬레이션은 잘못된 의사결정으로 이어질 수 있다. 그럼에도 대부분 DEVS 시스템은 모델 테스트의 부재 또는 수동 테스트 환경으로 제공하여 개발자가 모델을 검증하는 데 오랜 시간이 소비된다. 본 논문에서는 파이썬 기반 DEVS에서 정확하고 빠른 원자 모델의 검증을 위해 스크립트 기반 테스트 시스템을 제안한다. 제안 테스트 시스템은 기존 방식인 수동 테스트와 새로운 방식인 스크립트 기반 테스트를 둘 다 사용한다. 우리 시스템의 실험 결과, 제안 테스트 방식은 스크립트를 10번 연속 실행 시 24ms 이내에 실행되었다. 그리하여 제안 시스템은 스크립트 기반 테스트를 사용해서 빠른 원자 모델 검증 시간을 보장하고, 테스트 스크립트의 재사용성을 향상한다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.65-70
• /
• 2008

본 논문에서는 루프 대역폭을 조절하여 빠른 위상 고정 시간을 갖는 새로운 구조의 이중 루프 위상고정루프를 제안하였다. 위상고정루프가 out-lock 상태일 때는 채널 간격의 1/10보다 더 큰 대역폭을 갖도록 하였으며, in-lock 부근에서는 채널 간격의 1/10 보다 더 작은 좁은 대역폭을 갖도록 하였다. 제안된 위상고정루프는 표준 CMOS $0.35{\mu}m$ 공정으로 HSPICE를 이용하여 설계 하였다. 시뮬레이션 결과 PLL의 대역폭을 200KHz 채널 간격 보다 14배 크게 하여 80MHz의 주파수를 변화시키는데 $50{\mu}s$의 빠른 위상고정 시간을 갖는 것으로 나타났다.