• Title/Summary/Keyword: 비휘발성 반도체메모리

Search Result 46, Processing Time 0.032 seconds

Etching of MTJ (Magnetic Tunnel Junction) in an ICP Etching System for STT-MRAM applications

  • Park, Jong-Yun;Gang, Se-Gu;Jeon, Min-Hwan;Yeom, Geun-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.169-169
    • /
    • 2011
  • STT-MRAM (수직자화 자기메모리)는 자화반전 현상을 원리로 구동하는 비휘발성 메모리로 기존의 메모리 장치에 비해 빠른 접근 속도와 높은 저장 밀도를 가지며 영구적인 기록이 가능하다. 이러한 장점들에 더해 적은 소모 전력을 지니므로 기존의 SRAM등의 한계를 극복할 대안으로 각광받고 있으며 차세대 메모리 군의 선두주자로 가장 적합한 후보중 하나이다. STT-MRAM의 건식 식각 방식에 있어 가장 큰 이슈는 소자 구동에 핵심적인 역할을 하는 MTJ(Magnetic Tunnel Junction)의 식각이다. MTJ는 free layer, tunnel barrier, pinned layer 3개의 층으로 구성되어 있으며 양 끝 layer에는 강자성체인 CoFeB가 사용되고 tunnel barrier에는 절연층인 MgO가 사용되고 있다. 이러한 물질들은 기존의 반도체 소자에서는 사용되지 않았던 물질들로 기존 공정에서 사용되던 Cl2 based plasma etching에서는 측벽에 비화발성 반응물과 잔류 Cl2에 의해 부식이 발생하는 문제점이 드러나고 있다. 이러한 문제점을 해결하기 위한 새로운 대안으로 CO/NH3/Ar나 CH4/Ar 같은 새로운 가스 조합을 사용하는 연구가 진행되고 있다. 이러한 연구에 의해 기존의 Cl2 plasma를 이용한 식각에서 나타나는 문제점은 해결이 되었으나 또 다른 문제점들이 보고되고 있다. 본 연구에서는 stack MRAM sample을 사용하여 기존의 사용되는 Cl2/Ar plasma와 대안 gas인 CO/NH3, CH4/Ar plasma에서의 식각을 진행하였으며 실험 조건(gas 비율 변화, Bias power 변화, 식각 시간)에 따른 식각 속도의 변화나 식각 후의 profile에 대하여 관찰하였다. 이에 따라 식각후에 어떠한 차이점이 있는 지를 알아보았으며 CO/NH3나 CH4/Ar plasma에서 식각시 나타나는 문제점에 대하여도 조명해 보았다.

  • PDF

V-NAND Flash Memory 제조를 위한 PECVD 박막 두께 가상 계측 알고리즘

  • Jang, Dong-Beom;Yu, Hyeon-Seong;Hong, Sang-Jin
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2014.02a
    • /
    • pp.236.2-236.2
    • /
    • 2014
  • 세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

  • PDF

Fabrication of NNO structure NVM and comparison of electrical characteristic (NNO구조의 비활성 메모리 제작과 소자의 전기적 특성 분석)

  • Lee, Won-Baek;Son, Hyuk-Joo;Jung, Sung-Wook;Yi, Jun-Sin
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2009.06a
    • /
    • pp.75-75
    • /
    • 2009
  • 반도체 및 전자기기 산업에 있어 비활성메모리 (NVM)는 중요한 부운을 차지한다. NVM은 디스플레이 분야에 많은 기여를 하고 있으며, 특히 AMOLED에 적용이 가능하여 온도에 따라 변하는 구동 전류, 휘도, color balance에 따른 문제를 해결하는데 큰 역할을 한다. 본 연구는 NNN 구조에서 터널 층을 $SiN_X$ 박막에서 $SiO_XN_Y$ 박막으로 대체하기위한 $SiO_XN_Y$ 박막을 이용한 NNO구조의 NVM에 관한 연구이다. 이로 인하여 보다 얇으면서 우수한 절연 특성을 가지는 박막을 사용함으로써 실리콘 층으로부터 전하의 터널링 효과를 높여 전하 저장 정도를 높이고, 메모리 retention 특성을 향상시키는 터널 박막을 성장 시킬 수 있다. 최적의 NNO 구조의 메모리 소자를 제작하기 위하여 MIS 상태로 다양한 조건의 실험을 진행하였다. 처음으로 블로킹 박막의 두께를 조절하는 실험을 진행하여 최적 두께의 블로킹 박막을 찾았으며, 다음으로 전하 저장 박막의 band gap을 조절하여 최적의 band gap을 갖는 $SiN_X$ 박막을 찾았다. 마지막으로 최적두께의 $SiO_XN_Y$박막을 찾는 실험을 진행하였다. MIS 상태에서의 최적의 NNO 구조를 이용하여 유리 기판 상에 NNO 구조의 NVM 소자를 제작하였다. 제작된 메모리 소자는 문턱전압이 -1.48 V로 낮은 구동전압을 보였으며, I-V의 slope 값 역시 약 0.3 V/decade로 낮은 값을 보인다. 전류 점멸비($I_{ON}/I_{OFF}$)는 약 $5\times10^6$로 무수하였다. $SiN_X$의 band gap을 다양하게 조절하여 band gap 차이에 의한 밴드 저장 방식을 사용하였다. 또한 $SiN_X$은 전하를 전하 포획(trap) 방식으로 저장하기 때문에 본 연구에서의 메모리 소자는 밴드 저장 방식과 전하 포획 방식을 동시에 사용하여 우수한 메모리 특성을 갖게 될 것으로 기대된다. 우수한 비휘발성 메모리 소자를 제작하기 위해 메모리 특성에 많은 영향을 주는 터널 박막과 전하 저장 층을 다양화하여 소자를 제작하였다. 터널 박막은 터널링이 일어나기 쉽도록 최대한 얇으며, 전하 저장 층으로부터 기판으로 전하가 쉽게 빠져나오지 못하도록 절연 특성이 우수한 박막을 사용하였다. 전하 저장 층은 band gap이 작으며 trap 공간이 많은 박막을 사용하였다.

  • PDF

Etch Characteristics of CO/NH3 Plasma Gas for Magnetic Random Access Memory in Pulsed-biased Inductively Coupled Plasmas

  • Yang, Gyeong-Chae;Jeon, Min-Hwan;Yeom, Geun-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.200-200
    • /
    • 2013
  • 기존 메모리 반도체에 비교해 빠른 재생속도와 높은 집적도, 비휘발성 등의 특성을 가지는 MRAM (Magnetic Random Access Memory)은 DRAM, flash memory 등을 대체할 수 있는 차세대 기억 소자로서 CoFeB/MgO/CoFeB로 구성된 한 개의 MTJ (Magnetic Tunnel Junction)를 단위 메모리로 사용한다. 이 MTJ 물질들은 고밀도 플라즈마를 이용한 건식 식각공정시 Cl2, BCl3 등과 같은 chlorine 을 포함한 가스를 이용하여 왔으나 식각 후 sidewall에서 발생하는 부식과 식각 선택비 확보의 어려움 등으로 마스크 물질에 제약을 받고 소자 특성이 감소하게 되는 등의 문제가 있다. 따라서 이러한 식각 문제점을 해결하기 위한 대안으로 noncorrosive 가스인 CO/NH3, CH3OH, CH4 등을 이용한 MTJ 식각 연구가 진행되어 오고 있으며 이중 CO/NH3 혼합가스는 부식성이 없고 hard mask와의 높은 선택비를 가지는 기체로 CO gas에 NH3 gas를 첨가하게 되면 etch rate이 증가하는 특성을 보인다. 또한 rf pulse-biased power를 이용하여 이온의 입사를 시간에 따라 제어함으로써 pulse off time 때 etch gas와 MTJ 물질간의 chemical reaction을 향상시킬 수 있다. 따라서 본 연구에서는 CO/NH3 혼합가스를 이용하여 다양한 rf pulse-biased power 조건에서 MTJ 물질인 CoFeB, MgO와 hard mask 물질인 W을 식각 한 뒤 식각특성을 분석하였으며 MTJ surface의 chemical binding state, surface roughness 측정을 진행하였다. 식각 샘플의 측정은 Alpha step profiler, XPS (X-ray Photoelectron Spectroscopy), AFM (Atomic Force Microscopy)를 통해 진행되었다. Time-averaged pulse bias에서는 duty ratio가 감소할수록 etch rate의 큰 감소 없이 CoFeB/W, MgO/W 물질의 etch selectivity가 향상됨을 확인할 수 있었으며 pulse off time 구간에서의 chemical reaction 향상으로 인해 식각부산물의 재증착이 감소하고 CoFeB의 surface roughness가 감소하는 것을 확인하였다.

  • PDF

Fabrications and properties of MFIS capacitor using $LiNbO_3$/AIN structure ($LiNbO_3$/AIN 구조를 이용한 MFIS 커패시터의 제작 및 특성)

  • 이남열;정순원;김용성;김진규;정상현;김광호;유병곤;이원재;유인규
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2000.07a
    • /
    • pp.743-746
    • /
    • 2000
  • Metal-ferroelectric-insulator-semiconductor(MFIS) devices using Pt/$LiNbO_3$/Si structure were successfully fabricated. The dielectric constant of the AIN film calculated from the capacitance in the accumulation region in the capacitance-voltage(C-V) curve was about 8.2. The gate leakage current density of MIS devices using a aluminum electrode showed the least value of 1$\times$$1O^{-8}$A/$cm^2$ order at the electric field of 500kV/cm. The dielectric constant of $LiNbO_3$film on AIN/Si structure was about 23 derived from 1MHz capacitance-voltage (C-V) measurement and the resistivity of the film at the field of 500kV/cm was about 5.6$\times$ $1O^{13}$ $\Omega$.cm.

  • PDF

Properties of MFS capacitors with various gate electrodes using $LiNbO_3$ferroelectric thin film ($LiNbO_3$ 강유전체 박막을 이용한 MFS 커패시터의 게이트 전극 변화에 따른 특성)

  • 정순원;김광호
    • Journal of the Korean Vacuum Society
    • /
    • v.11 no.4
    • /
    • pp.230-234
    • /
    • 2002
  • Metal-ferroelectric-semiconductor(MFS) capacitors by using rapid thermal annealed $LiNbO_3$/Si structures were successfully fabricated and demonstrated nonvolatile memory operations of the MFS capacitors. The C-V characteristics of MFS capacitors showed a hysteresis loop due to the ferroelectric nature of the $LiNbO_3$thin film. The dielectric constant of the $LiNbO_3$film calculated from the capacitance in the accumulation region in the capacitance-voltage(C-V) curve was about 25. The gate leakage current density of MFS capacitor using a platinum electrode showed the least value of $1{\times}10^{-8}\textrm{A/cm}^2$ order at the electric field of 500 kV/cm. The minimum interface trap density around midgap was estimated to be about $10^{11}/cm^2$.eV. The typical measured remnant polarization(2Pr) value was about 1.2 $\mu\textrm{C/cm}^2$, in an applied electric field of $\pm$ 300 kv/cm. The ferroelectric capacitors showed no polarization degradation up to about $10^{10}$ switching cycles when subjected to symmetric bipolar voltage pulse in the 500 kHz.