• Electrical & Electronic Materials
• /
• v.7 no.2
• /
• pp.165-175
• /
• 1994

1967년 Wegener등과 Khang등이 각각 구조 및 동작원리가 다른 비휘발성 반도체 메모리(nonvolatile semiconductor memory)를 최초로 개발, 도입한 이후 3세대째를 보내고 있는 현재, 메모리는 반도체산업의 선봉으로써 여전히 공정기술(processing technology)을 이끌며, 시장점유율, 응용범위등에서 주도적 위치를 차지하고 있다. 한편, 최근의 컴퓨터 시스템은 소형화, 저전력화, 고속화, 내충격성 등 기술적 측면에서 뿐만 아니라 소프트웨어적으로도 급격히 발전하고 있다. 이에 따라 메모리부분에 있어서도 기존의 자기 하드디스크 메모리(magnetic hard disk memory)의 한계를 극복하기 위해서 반도체 메모리로서 대체가 더욱 요구되고 있다. 이와같은 상황에서 EEPROM(electrically erasable and programmable ROM)은 상주 시스템내에서도 전기적 방법에 의해 사용자가 임으로 기록/소거(write/erase)할 수 있을 뿐만 아니라 전원이 제거된 상테에서도 기억상태를 유지할 수 있는 비휘발성이라는 점에서 차세대 반도체 메모리 부문의 주역으로서 주목받고 있다. 따라서, 본 고에서는 20세기를 보내며 반도체메모리의 새로운 장을 열어가는 EEPROM의 기술현황 및 전망에 관해 살펴보고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.367.1-367.1
• /
• 2016

투명 전극은 유기 발광소자, 태양전지, 센서와 같은 다양한 분야에 응용되고 있으며, indium-tin-oxide(ITO)는 현재 다양한 소자의 투명 전극으로 가장 많이 사용하고 있다. 그러나 높은 가격과 유연성이 좋지 않은 ITO 소재를 대체하는 기술로 현재 금속 나노와이어를 사용하려는 시도가 진행되고 있다. 금속 나노 와이어 투명전극은 높은 전도성, 높은 광학적 투과율, 간단한 공정, 우수한 유연성 및 열 안정성의 장점을 가지고 있어 플렉서블 소자에 응용 가능성을 보여주고 있다. 본 연구에서는 금속 나노와이어 투명전극 기판 제작 방법과 이를 이용한 유기 쌍안정 메모리 소자의 전기적 특성을 관찰하였다. 세척한 PET 기판 위에 금속 나노와이어를 스핀코팅 방법으로 분산하고, 그 위에 금속 나노와이어의 표면 거칠기와 전도성을 증진하기 위해 PEDOT:PSS 층을 스핀코팅하여 플렉서블 투명전극을 제작하였다. 플렉서블 금속 나노와이어 투명전극 기판을 하부 전극으로 사용하고, 그 위에 금 나노입자가 포함된 유기물 층을 다시 한번 스핀코팅 방식으로 적층하였다. 마지막으로 알루미늄 상부 전극을 열 증착하여 비휘발성 메모리 소자를 제작하였다. 이렇게 제작된 소자의 전류-전압 측정 결과는 높은 전도도와 낮은 전도도의 차이를 갖는 전기적 특성을 확인할 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.307-307
• /
• 2014

정보화 시대로 접어들면서 동일한 공간에 더 많은 정보를 저장할 수 있고, 보다 빠른 동작이 가능한 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 하지만, 최근 비휘발성 메모리 소자 관련 연구보고에 따르면, 메모리 소자의 소형화 및 직접화 측면에서, 전하 저장을 기반으로 하는 기존의 Floating-Gate(FG) Flash 메모리는 20 nm 이하 공정에서 한계가 예측 되고 있다. 따라서, 이러한 FG Flash 메모리의 한계를 해결하기 위해, 기존에 FET 기반의 FG Flash 구조와 같은 3 terminal이 아닌, Diode와 같은 2 terminal로 동작이 가능한 ReRAM, PRAM, STT-MRAM, PoRAM 등 저항변화를 기반으로 하는 다양한 종류의 차세대 메모리 소자가 연구되고 있다. 그 중, 저항 변화 메모리(ReRAM)는 CMOS 공정 호환성, 3D 직접도, 낮은 소비전력과 빠른 동작 속도 등의 우수한 동작 특성을 가져 차세대 비휘발성 메모리로 주목을 받고 있다. 또한, 상하부 전극의 2 terminal 만으로 소자 구동이 가능하기 때문에 Passive Crossbar-Array(CBA)로 적용하여 플래시 메모리를 대체할 수 있는 유력한 차세대 메모리 소자이다. 하지만, 이를 현실화하기 위해서는 Passive CBA 구조에서 발생할 수 있는 Read Disturb 현상, 즉 Word-Line과 Bit-Line을 통해 선택된 소자를 제외하고 주변의 다른 소자를 통해 흐르는 Sneak Leakage Current(SLC)를 차단하여 소자의 메모리 State를 정확히 sensing하기 위한 연구가 선행 되어야 한다. 따라서, 현재 이러한 이슈를 해결하기 위해서, 많은 연구 그룹에서 Diodes, Threshold Switches와 같은 ReRAM에 Selector 소자를 추가하는 방법, 또는 Self-Rectifying 특성 및 CRS 특성을 보이는 ReRAM 구조를 제안 하여 SLC를 차단하고자 하는 연구가 시도 되고 있지만, 아직까지 기초연구 단계로서 아이디어에 대한 가능성 정도만 보고되고 있는 현실 이다. 이에 본 논문은 Passive CBA구조에서 발생하는 SLC를 해결하기 위한 새로운 아이디어로써, 본 연구 그룹에서 선행 연구로 확보된 안정적인 저항변화 물질인 SiN를 정류 특성을 가지는 n-Si/Ti 기반의 Schottky Diode와 결합함으로써 기존의 CBA 메모리의 Read 동작에서 발생하는 SLC를 차단 할 수 있는 1SD-1R 구조의 메모리 구조를 제작 하였으며, 본 연구 결과 기존에 문제가 되었던 SLC를 차단 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.139-139
• /
• 2010

금속 실리사이드 나노입자는 열적 및 화학적 안정성이 뛰어나고, 절연막내에 일함수 차이에 따라 깊은 양자 우물구조가 형성되어 비휘발성 메모리 소자를 제작할 수 있다. 그러나 단일 $SiO_2$ 절연막을 사용하였을 경우 저장된 전하의 정보 저장능력 및 쓰기/지우기 시간을 향상시키는 데 물리적 두께에 따른 제한이 따른다. 본 연구에서는 터널장벽 엔지니어링을 통하여 물리적인 두께는 단일 $SiO_2$ 보다는 두꺼우나 쓰기/지우기 동작을 위하여 인가되는 전기장에 의하여 상대적으로 전자가 느끼는 상대적인 터널 절연막 두께를 감소시키는 방법으로 동작속도를 향상 시킨 $SiO_2/Si_3N_4/SiO_2$ 및 $Si_3N_4/SiO_2/Si_3N_4$ 터널 절연막을 사용한 금속 실리사이드 나노입자 비휘발성 메모리를 제조하였다. 제조방법은 우선 p-type 실리콘 웨이퍼 위에 100 nm 두께로 증착된 Poly-Si 층을 형성 한 이후 소스와 드레인 영역을 리소그래피 방법으로 형성시켜 트랜지스터의 채널을 형성한 이후 그 상부에 $SiO_2/Si_3N_4/SiO_2$ (2 nm/ 2 nm/ 3 nm) 및 $Si_3N_4/SiO_2/Si_3N_4$ (2 nm/ 3 nm/ 3 nm)를 화학적 증기 증착(chemical vapor deposition)방법으로 형성 시킨 이후, direct current magnetron sputtering 방법을 이용하여 2~5 nm 두께의 $WSi_2$ 및 $TiSi_2$ 박막을 증착하였으며, 나노입자 형성을 위하여 rapid thermal annealing(RTA) system을 이용하여 $800{\sim}1000^{\circ}C$에서 질소($N_2$) 분위기로 1~5분 동안 열처리를 하였다. 이후 radio frequency magnetron sputtering을 이용하여 $SiO_2$ control oxide layer를 30 nm로 증착한 후, RTA system을 이용하여 $900^{\circ}C$에서 30초 동안 $N_2$ 분위기에서 후 열처리를 하였다. 마지막으로 thermal evaporator system을 이용하여 Al 전극을 200 nm 증착한 이후 리소그래피와 식각 공정을 통하여 채널 폭/길이 $2{\sim}5{\mu}m$인 비휘발성 메모리 소자를 제작하였다. 제작된 비휘발성 메모리 소자는 HP 4156A semiconductor parameter analyzer와 Agilent 81101A pulse generator를 이용하여 전기적 특성을 확인 하였으며, 측정 온도를 $25^{\circ}C$, $85^{\circ}C$, $125^{\circ}C$로 변화시켜가며 제작된 비휘발성 메모리 소자의 열적 안정성에 관하여 연구하였다.

• Journal of KIISE
• /
• v.42 no.2
• /
• pp.183-189
• /
• 2015

Recently, computer systems have encountered difficulties in making further progress due to the technical limitations of DRAM based main memory technologies. This has motivated the development of next generation memory technologies that have high density and non-volatility. However, these new memory technologies also have their own intrinsic limitations, making it difficult for them to currently be used as main memory. In order to overcome these problems, we propose a hybrid main memory system, namely HyMN, which utilizes the merits of next generation memory technologies by combining two types of memory: Write-Affable RAM(WAM) and Read-Affable RAM(ReAM). In so doing, we analyze the appropriate WAM size for HyMN, at which we can avoid the performance degradation. Further, we show that the execution time performance of HyMN, which provides an additional benefit of durability against unexpected blackouts, is almost comparable to legacy DRAM systems under normal operations.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.206.2-206.2
• /
• 2013

무기물/유기물 나노복합체로 제작한 유기 쌍안정성 형태의 메모리 소자는 공정이 단순하고 뛰어난 유연성을 갖고 있기 때문에 플렉서블 메모리 소자에서 많은 연구가 진행되고 있다. 그러나 다양한 연구에도 불구하고 절연성 고분자 박막 내부에 분산 된 나노입자를 이용하여 제작한 저항성 구조의 비휘발성 메모리 소자의 전하수송 메커니즘에 대한 연구는 미흡하다. 본 연구에서는 CuInS2 (CIS)/ZnS 나노입자가 분산되어 있는 절연성 고분자 박막을 사용한 기억소자의 전하수송 메커니즘을 규명하였다. 본 연구는 indium-tin-oxide (ITO)가 코팅된 플렉서블 polyethylene terephthalate (PET) 기판을 화학물질로 세척한 후 CIS/ZnS 나노입자와 절연성 고분자인 poly(N-vinylcarbazole)가 혼합된 용액을 스핀코팅 방법으로 도포했다. 도포된 용액에 열처리를 하여 용매를 제거한 후, 형성된 박막을 저항 변화 층으로 사용하였다. 제작된 메모리 소자는 Al 상부 전극을 고 진공에서 열 증착 방식을 이용하여 PET/ITO/CIS-ZnS 나노입자가 분산된 절연성 고분자/Al 구조를 갖는 저항성 기억 소자를 제작하였다. 소자의 전류-전압 (I-V) 특성 결과는 같은 전압에서 전도도가 높은 상태 (ON)와 낮은 상태 (OFF)가 존재하는 걸을 관찰하였다. 실험을 통해 두 상태 변화를 일으키는 일정 전압을 가하기 전까지 각각의 ON 또는 OFF 상태를 계속 유지하여 비휘발성 메모리 소자로 활용할 수 있음을 확인 할 수 있었다. ON 또는 OFF 상태의 전기적 스트레스를 측정으로 ON과 OFF 상태가 안정성을 가지는 것을 관찰 하였다. I-V 특성 결과를 기초로 메모리 소자의 전하수송 메커니즘을 규명 하였다.

• Annual Conference of KIPS
• /
• 2014.11a
• /
• pp.30-32
• /
• 2014

최근 낸드 플래시 메모리는 임베디드 저장 장치로 많이 사용되고 있다. 비휘발성인 플래시 메모리는 기존의 하드디스크와 달리 저 전력, 좋은 내충격성 및 집적도 등 많은 장점이 있지만 데이터 업데이트 시 덮어쓰기가 안 되어 쓰기 연산 전 해당 블록을 지우는 작업이 선 진행되어야 하며 이로 인해 부분 페이지 업데이트가 자주 일어난다. 이런 플래시메모리와 더불어 최근 차세대 메모리연구가 많이 진행 중인데, 이 중에서 PCM 이라는 메모리는 비휘발성으로 정전 시 데이터가 날라 가버리는 DRAM에 반해 전원이 공급 안 되더라도 데이터가 보존되는 특성이 있다. 하지만 PCM 역시 플래시 메모리와 마찬가지로 블록 당 쓰기연산 작업이 제한되어 있어서 근래에 DRAM과 같이 사용하는 하이브리드 구조를 채택하여 많은 연구가 진행되고 있다. 따라서 본 논문에서는 플래시 메모리의 문제점을 해결함으로서 수명을 연장시키고 정 전시 데이터가 보존되지 않는 DRAM의 단점을 하이브리드 메모리를 기반으로하여 데이터의 신뢰성을 높이는 FTL알고리즘을 제안한다.

• Journal of the Korean Vacuum Society
• /
• v.17 no.4
• /
• pp.253-261
• /
• 2008

Programmable metallizaton cell (PMC) memory device has been known as one of the next generation non-volatile memory devices, because it includes non-volatility, high speed and high ON/OFF resistance ratio. This paper reviews the operation principle of the device. Besides, the recent research results of professor Kozicki who firstly invented the device and investigated it for the memory applications, NEC corporation which studied it for the FPGA (field programmable gate array) switch applications, ETRI and chungnam national university which examined Te-based devices are introduced.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.218-218
• /
• 2010

기존의 비휘발성 메모리 소자는 터널 절연막으로 $SiO_2$ 단일 절연막을 이용하였다. 그러나 소자의 축소화와 함께 비휘발성 메모리 소자의 동작 전압을 낮추기 위해서 $SiO_2$ 단일 절연막의 두께도 감소 시켜야만 하였다. 하지만 $SiO_2$ 단일 절연막의 두께 감소에 따라, 메모리의 동작 횟수와 데이터 보존 시간의 감소등의 문제점들로 인해 기술적인 한계점에 이르렀다. 이러한 문제점들을 해결하기 위한 연구가 활발히 진행되고 있는 가운데, 최근 high-k 물질을 기반으로 하는 Tunnel Barrier Engineered (TEB) 기술이 주목 받고 있다. TBE 기술이란, 터널 절연막을 위해 서로 다른 유전율을 갖는 유전체를 적층함으로써 쓰기/지우기 속도의 향상과 함께, 물리적인 두께 증가로 인한 데이터 보존 시간을 향상 시킬 수 있는 기술이다. 따라서, 본 연구에서는 적층된 터널 절연막에 이용되는 $HfO_2$를 FGA (Forming Gas Annealing)와 RTA (Rapid Thermal Annealing) 공정에 의한 열처리 효과를 알아보기 위해, 온도에 따른 전기적인 특성을 MIS-Capacitor 제작을 통하여 분석하였다. 이를 위해 먼저 Si 기판 위에 $SiO_2$를 약 3 nm 성장시킨 후, $HfO_2$를 Atomic Layer Deposition (ALD) 방법으로 약 8 nm를 증착 하였고, Aluminum을 약 150 nm 증착 하여 게이트 전극으로 이용하였다. 이를 C-V와 I-V 특성을 이용하여 분석함으로 써, 열처리 공정을 통한 $HfO_2$의 터널 절연막 특성이 향상됨을 확인 하였다. 특히, $450^{\circ}C$ $H_2/N_2$(98%/2%) 분위기에서 진행한 FGA 공정은 $HfO_2$의 전하 트랩핑 현상을 줄일 뿐 만 아니라, 낮은 전계에서는 낮은 누설 전류를, 높은 전계에서는 높은 터널링 전류가 흐르는 것을 확인 하였다. 이와 같은 전압에 대한 터널링 전류의 민감도의 향상은 비휘발성 메모리 소자의 쓰기/지우기 특성을 개선할 수 있음을 의미한다. 반면 $N_2$ 분위기에서 실시한 RTA 공정에서는, 전하 트랩핑 현상은 감소 하였지만 FGA 공정 후 보다는 전하 트랩핑 현상이 더 크게 나타났다. 따라서, 적층된 터널 절연막은 적절한 열처리 공정을 통하여 비휘발성 메모리 소자의 성능을 향상 시킬 수 있음이 기대된다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.16 no.3
• /
• pp.7-12
• /
• 2016

DRAM is commonly used as a smartphone memory medium, but extending its capacity is challenging due to DRAM's large battery consumption and density limit. Meanwhile, smartphone applications such as social network services need increasingly large memory, resulting in long latency due to additional storage accesses. To alleviate this situation, we adopt emerging nonvolatile memory (NVRAM) as smartphone's buffer cache and propose an efficient management scheme. The proposed scheme stores all dirty data in NVRAM, thereby reducing the number of storage accesses. Moreover, it separately exploits read and write histories of data accesses, leading to more efficient management of volatile and nonvolatile buffer caches, respectively. Trace-driven simulations show that the proposed scheme improves I/O performances significantly.