• 한국통신학회논문지
• /
• 제26권6B호
• /
• pp.767-775
• /
• 2001

본 논문에서는 비터비 검출기의 복잡도와 전력소모를 감소시킬 수 있는 폴딩 비터비 검출기를 제안하였다. 제안된 폴딩 비터비 검출기는 상태 천이도가 대칭적인 것을 이용하여 상태는 서로 반전된 값을 갖는 것끼리 묶어지며, 확률거리의 경우 서로 부호가 반대인 값끼리 묶여진다. 제안된 폴딩 비터비 검출기를 EPRML 읽기 채널에 적용할 경우 확률거리 계산에 필요한 두 개의 가산기를 하나의 가감산기로 대체하여 기존의 GVA 알고리즘에 비해 하드웨어 복잡도를 37.4% 감소시킬 수 있었다. 또한 불필요한 전력소모의 원인이 되는 글리치 발생을 신호 재배치와 병렬 구조와 같은 상위 수준의 저전력 기법을 적용하여 억제한 결과 12.7%의 전력소모 감소를 나타내었다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.1-8
• /
• 2004

비터비 검출기는 통신용 모뎀 및 고밀도 기록장치 관련 분야에서 많이 쓰이는데, 그 구성회로 중 add-compare-selection(ACS) 연산부는 연산 속도 및 전력 소모량 측면에서 가장 결정적인 역할을 하기 때문에 오랜 연구의 대상이었다. ACS는 기본적으로 덧셈기, 비교기, 그리고 표준화기로 구성되어 있는데, 본 논문에서는 기존의 비교기에 비하여 고속 동작이 가능하고 전력 소모량 면에서도 우수한 비교기를 제안하고, ACS에 효과적으로 적용하여, 기존의 비터비 디코더에서 사용하던 ACS에 비하여 약 $20\%$의 속도 향상이 가능함을 시뮬레이션을 통하여 증명하였다.

• 한국통신학회논문지
• /
• 제38A권10호
• /
• pp.827-832
• /
• 2013

홀로그래픽 데이터 저장장치에서는 인접 심볼간 간섭이 2차원으로 발생하며, 인접 페이지간 간섭 또한 발생한다. 특히 멀티 레벨 홀로그래픽 데이터 저장장치의 경우, 한 픽셀이 나타내는 정보가 0과 1의 이진수가 아닌 그 이상의 정보를 더 저장하고 있기 때문에, 위와 같은 간섭들이 더 크게 발생할 수 있다. 본 논문에서는 4-레벨 홀로그래픽 데이터 저장장치에서의 성능 저하를 보완하기 위하여 2/3 변조 부호를 제안한다. 제안된 2/3 변조 부호는 비터비 검출 방법을 변조 방식에 적용하여 에러 정정 능력을 갖는다. 또한, 본 논문에서는 2/3 변조 부호를 위한 새로운 비터비 디코더를 제안한다. 제안된 비터비 검출기는 복호 시에 필요없는 상태에 대한 계산을 제거하여 복호 성능을 높인다. 제안된 비터비 검출기는 2/3 변조 부호에 대하여 기존의 비터비 검출기보다 더 뛰어난 성능을 보인다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.838-844
• /
• 2020

본 논문에서는 검출과 복호가 결합된 효율적인 비터비 알고리즘 (joint Viterbi detection and decoding (JVDD))의 저복잡도 하드웨어 설계 및 구현 결과를 제시한다. 길쌈부호화된 GMSK 신호가 BLE 5.0 표준으로 채택 되어있으므로 검출과 복호를 위해 두개의 비터비 프로세서가 필요하다. 그러나, 제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI : inter-symbol interference)가 반영된 가지 메트릭 (branch metric)을 사용하여 단지 하나의 비터비 만을 사용하여도 검출과 복호 수행이 가능하며, 성능 저하 없이 복잡도 감소가 가능하다. JVDD 알고리즘을 적용한 BLE 비터비 복호기의 하드웨어 구현을 위해 효율적인 구조 설계가 수행되었다. 제안된 구조는 1 클럭 사이클 동안 복호를 완료할 수 있기 때문에 저지연 및 저면적 구현이 가능하다. 제안된 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, GF 55nm 공정을 활용하여 논리합성 및 구현되었다. 합성결과 12K 게이트 수를 포함하였으며 메모리 유닛 및 초기 지연시간은 MSE (modified state exchange) 대비 33% 감소 가능함을 확인하였다.

• 한국지능시스템학회논문지
• /
• 제14권5호
• /
• pp.583-586
• /
• 2004

고밀도의 저장기록장치 채널의 주요 신호검출 오류의 원인은 천이 지터잡음이다. 이러한 채널환경에서 최적의 신호검출기 구현을 위해서는 고도의 복잡도가 요구되는데 이는 지터잡음이 신호와 상관관계가 있고 잡음간에도 상관관계가 존재하기 때문이다. 본 논문에서는 계산량과 하드웨어 복잡도 관점에서 효율적인 두 가지 종류의 신호검출기에 대해서 설명한다. 이는 전통적인 비터비 복호기의 가지값을 변화시킨 형태이며 같은 이진데이터 값의 반복을 제한하는 부호와 함께 결합하여 일반적인 PR 채널에 적용된다 기존의 비터비 알고리즘의 복잡도와 비교하면 비터비 트렐리스에서 각각의 가지값을 계산할 때 추가적으로 하나의 곱셈기 혹은 덧셈기의 증가가 요구된다.

• 한국통신학회논문지
• /
• 제28권9C호
• /
• pp.891-897
• /
• 2003

부분응답 최대유사 (PRML: partial response maximum likelihood) 검출기법은 수직 자기기록 채널에 적합한 검출기법이다. 또한, 잡음 예측 (noise prediction) 기법을 비터비 (Viterbi) 알고리즘의 branch metric 계산에 삽입함으로써 부분응답 최대유사 기법의 성능을 향상시킬 수 있다. 그러나 비터비 알고리즘으로 구현된 시스템은 복잡도 측면에서 단점을 갖는다. 본 논문에서는 이러한 단점을 극복하기 위해, 런 길이 제한 (RLL: un-length limited) 부호기의 최소 런 길이 제한 매개변수 d=1을 이용하여 새로운 저 복잡도 검출기법을 제안하였다. 제안된 검출 기법은 비터비 검출기를 대신하는 슬라이서와 궤환 여파기로서의 잡음예측기로 구성되어있다. 따라서 비트오율 성능을 향상시키기 위하여 제안된 기법을 쌍(dual) 검출기법으로 확장하였다. 모의실험을 통하여 제안된 구조가 낮은 복잡 도를 가지면서, 부분응답 등화기의 목적 응답이 (1,2,1)인 잡음예측 최대 유사 검출기법(NPML: noise-predictive maximum likelihood) 과 유사한 성능을 보임을 확인하였다.

• 한국통신학회논문지
• /
• 제31권10C호
• /
• pp.927-932
• /
• 2006

본 논문은 고밀도 광 기록 저장장치에서 오류의 주 원인이 되는 tangential tilt의 문제를 해결하기 위한 개선된 부분응답최대유사도 신호 검출 방법을 제안한다. 틸트의 변화에 따라 등화기 계수와 비터비 디코더의 가지 기준값을 적응적으로 갱신하여 채널의 변화에 잘 적응하도록 하였다. 채널의 변화를 감지하는 요소로 주기적으로 반복되는 데이터의 동기패턴을 이용하여 누적 평균을 취한 후 변화량에 해당되는 등화기 계수값과 비터비 디코더의 가지 기준값을 동시에 갱신한다. 제안된 방법을 적용한 결과 기존의 PRML 검출기에 비해 비트 오류율 10-6에서 최대 4dB이상 성능이 향상되는 것을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제30권9C호
• /
• pp.871-876
• /
• 2005

본 논문에서는 비대칭적인 채널 특성을 갖는 고밀도 광 기록 시스템에 적용 가능한 적응 등화 부분 응답 최대유사(partial response maximum likelihood, PRML) 검출 방법을 제안한다. 모의실험을 통해 비대칭적인 채널에서 제안한 PRML 검출 방법이 기존의 PRML 방법보다 성능이 향상되는 것을 확인하였고, Verilog HDL을 이용하여 구현 및 검증하였다. 본 논문에서 제안한 적응 등화기는 LMS(Least Mean Square error) 알고리즘을 이용한 탭 계수 갱신부와 FIR 필터로 구성되어 있다. FIR 필터는 속도 향상을 위해 일반적으로 이용되는 DF(Direct Form) 방식이 아닌 TDF(Transposed Direct Form) 방식을 이용하여 구현하였다. 또한, 검출기는 레지스터 변환(register exchange, RE) 방식을 이용한 비터비 검출 방법으로 구현하였다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1445-1452
• /
• 2000

일반적으로 통신채널은 심볼간 간섭(ISI)과 가산성 백색잡음(AWGN) 이 존재하는 환경으로 모델링할 수 있다 이러한 채널환경에서 비터비(Viterbi) 알고리즘은 송신측에서 전송한 데이터를 검출하기 위한 최적의 방법이다 하지만 비터비 알고리듬은 채널의 길이에 지수적으로 증가하는 많은 연산량 때문에 적합한 방법이 되지 못한다 이러한 문제점을 해결하기 위한방법들의 일종으로서 적응 등화기를 이용한 채널 등화 기법들이 널리 사용되고 있으나 채널이 혼합 위상 특성을 가지는 경우에는 비효율적인 방법이다 본 논문에서는 혼합 위상 특성을 가지는 채널을 위한 효율적인 채널 등화기를 제안하였으며 기존의 채널 등화 기법들과 비교하여 제안한 방법의 우수성을 보였다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1548-1557
• /
• 1994

본 논문에서는 CPM(continuous phase modulation) 변조방식에 연집 에러 검출및 최대 확률론적 복호방식으로 구성된 연집에러 정정을 위한 이중모드 적응 복호 알고리듬을 제시한다. 이중모드(dual mode) 적응 복호기는 비터비 복호기로 동작하다가, 비터비 복호기에 의해 정정될 수 없는 에러가 검출될 경우 연집 에러 정정모드로 전환되어 복호가 수행된다. 페이딩 채널에서 이중모드 적응 복호 알고리듬과 인터리빙 방식이 같은 메모리의 양을 사용했을 때에, 이중모드 적응 복호기의 성능이 인터리빙을 사용했을 때의 성능 보다 우수함을 알 수 있다. 본 논문의 실험 결과에서 얻어진 성능 향상의 이점 이외에도 이중모드 적응복호 알고리듬을 사용하면 인터리빙 방법을 사용할 때에 발생되는 긴 시간지연의 문제점도 극복할 수 있다.