• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10b
• /
• pp.595-597
• /
• 2003

오프라인 필기체 숫자 인식에서 다양한 변형을 잘 흡수 할 수 있는 효율적인 특징을 찾는 것은 중요한 일이며, 본 논문에서는 이를 위해 다양한 단일특징들을 구현 하였으며, 단일 특징만으로는 만족 할 만한 성능을 기대하기 어렵기 때문에 다양한 단일 특징을 복합특징으로 구성하였다. 또한 오프라인 필기체 숫자인식에서 좋은 성능을 발휘하는 것으로 알려진 신경회로망으로 학습을 하였으며, 인식의 성능을 개선시키기 위해 효과적인 특징을 조합하여 하나의 단일 신경회로망들을 구성하고 그것을 다시 복합신경회로망으로 구성하여 성능을 실험 함으로서 성능의 향상을 볼 수 있었고, 신경회로망에 더하여 성능을 개선시키기 위해 신경회로망을 보완 할 수 있는 다수결 투표 방법을 사용하였다. 본 논문에서는 신경회로망의 인식 결과를 비교 분석하여 최적의 특징을 찾아 낸 결과를 2차 다수결 투표를 사용하여 인식하는 방법을 제안한다. 제안된 방식의 성능을 검증하기 위해서 Concorida 대학교의 CENPARIMI 숫자 데이터 베이스를 가지고 인식을 수행 하였으며. 그 결과 97.40%의 정인식률과 0.75%의 오인식률 그리고 1.85%의 거부률을 보였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11a
• /
• pp.377-380
• /
• 2002

신경회로망은 문자인식, 자동제어 등의 여러 분야에 널리 쓰이는 방식이다. 그러나 신경회로망을 구현하는데는 연산량이 많아서 실시간으로 구현하기에 어려움이 많이 따른다. 본 논문은 신경회로망을 구현하는데 필요한 연산을 살펴보고 그 연산을 구현하는 방법을 비교 분석하였다. 신경회로망을 구현하기 위해 DSP(Digital Signal Processor), PC의 FPU(Floating Point Unit), Intel사의 Pentium 계열 프로세서에서 지원하는 SIMD(Single Instruction Multiple Data) 기술을 사용하여 결과를 비교 분석 하였다. 신경회로망의 핵심인 MLP(Multi Layer Perceptron) 연산에 대해 실험한 결과 SIMD 기술을 이용하는 방법이 다른 방법에 비해 2배이상 좋은 결과를 나타내었다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.369-370
• /
• 2014

태양광 PCS개발과정에서는 온도나 방사량 등을 변화시키며 태양전지 패널의 I-V곡선을 모사할 수 있는 태양광 시뮬레이션 모델이 필요하다. 이러한 용도로 볼 때 특히 다이오드 기반의 등가회로 모델은 물리적인 성질을 바탕으로 태양광 패널의 특성을 비교적 정확히 설명할 수 있으나 특유의 비선형성으로 인하여 복잡한 회로 모델 파라미터 추출 기법을 필요로 한다. 본 논문에서는데이터 시트값에 기반한 새로운 태양광 패널 회로 모델링 알고리즘을 제안한다. 제안한 방법의 성능을 검증하기 위해 단결정 태양광 패널의 실제 데이터를 기반으로 최대전력점 ${\pm}10%$부근의 전류오차 적분값을 기준으로 기존 방법과 정확도를 비교한 결과 20%의 정확도 개선을 얻었다.

• Journal of the Korean Society of Radiology
• /
• v.14 no.7
• /
• pp.923-930
• /
• 2020

The COVID-19 crisis inevitably led to full-scale non-face-to-face education in 2020. The researchers selected five universities out of 48 universities in radiology and radiology departments nationwide (1.2 in 2019 and 1.2 in 2020) to examine the results of face-to-face training and non-face-to-face mock tests conducted by senior students in radiology departments and radiology departments of the national health department (12 in 2019 and 1.2 in 2020) in preparation for the license test. It turned out to be. Comparing the results of face-to-face and non-face-to-face training (two in 2019 and two in 2020), statistics were analyzed by nonparametric tests, and the results showed that there were differences in theory (Z=-2.023, p<0.05, application (Z=-2.023), p<0.05), practical skills (Z=-1.753, and p<0.05). As a result of the mock test, non-face-to-face education results in poor grades compared to face-to-face education, it is believed that lectures should be taught differently or various educational methods that can communicate with students should be combined.

• 전기의세계
• /
• v.38 no.2
• /
• pp.31-38
• /
• 1989

신경회로망의 특성 및 영상인식에서의 사용 가능성 등에 대해 알아보고자 한다. 또한 기존의 통계적 패턴인식 방법과 비교해서 신경회로망의 이점 등을 살펴보고자 하며 영상인식 신경회로망의 핵심적인 연구인 perceptron을 중심으로 학습방법과 응용등에 대해 살펴보고자 한다. 그리고 간단하게 최근 우리나라에서 수행하고 있는 영상 인식 분야의 신경회로망 연구에 대해 살펴보고자 한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.4
• /
• pp.781-788
• /
• 2017

This paper proposes a new algorithm for comparing amplitude between multiple digital input signals and its digital logic architecture. After simultaneously comparing multiple inputs, the proposed algorithm can provide the information of the largest (or smallest) value among them by using a simple digital logic function. The drawback of the method is to increase hardware resource. To overcome this we propose a reuse method of the overlapped logic operation. The proposed method focuses on enhancing the operational clock frequency, in other words decreasing combinational delay time. After implementing the comparing method with HDL (hardware description language), we experiment on it with environment of Cyclone III EP3C40F324A7 FPGA of Altera Inc. In case of 4 input signals, it can increase the operational speed as mush as 1.66 times with 1.20 times the hardware resource. In case of 8, it can also have 2.29 times the clock frequency and 2.15 times the hardware resource.

• NEWSLETTER 전기공업
• /
• no.96-24 s.169
• /
• pp.2-7
• /
• 1996

『본 내용은 지난 12월4일 개최된 제24회 신 산업발전 민간 협력회의 (중전기기 산업분야)에서 발표된 내용으로 참고 자료로 전제하는 것 입니다.』

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.10a
• /
• pp.436-439
• /
• 2011

본 논문은 클록 보정회로를 가진 1V 2.56-GS/s 6-bit flash analog-to-digital converter (ADC) 제안한다. 제안하는 ADC 구조에서 아날로그 블록은 단일 T/H와 2단의 프리앰프, 그리고 비교기를 사용된다. 2단의 프리앰프와 비교기의 출력에 옵셋의 크기를 줄이기 위하여 저항 평균화 기법을 적용하였다. 디지털 블록은 quasi-gray rom base 구조를 사용한다. 3입력 voting 회로로 flash ADC에서 발생하기 쉬운 bubble error를 제거하였으며, 고속 동작을 위해 단일 클록을 사용하는 TSPC F/F로 구현한다. 제안하는 flash ADC는 클록 듀티 비를 조절할 수 있는 클록 보정회로를 사용한다. 클록 보정 회로는 비교기 클록 듀티 비를 조절하여 리셋 시간과 evaluation 시간의 비율을 최적화함으로 dynamic 특성을 확보한다. 제안한 flash ADC는 1V 90nm의 CMOS 공정에서 설계되었다. Full power bandwidth인 1.2 GHz 입력에 대하여 ADC 성능을 시뮬레이션을 통해 확인하였다. 설계된 flash ADC의 면적과 전력소모는 각각 $800{\times}400\;{\mu}m^2$와 193.02mW 이다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.401-402
• /
• 2009

4-2 compressor는 곱셈기의 부분 곱 합 트리(partial product summation tree)의 기본적인 구성요소이다. 본 논문은 고속 연산이 가능한 4-2 compressor 구조를 제안한다. 제안한 회로는 최적화된 XORXNOR와 MUX로 구성하였다. 이 회로는 기존의 회로와 비교하였을 때 회로 구성에 필요한 트랜지스터수가 12개 감소하였으며, 지연시간이 32.2% 감소하였다. 제안한 회로는 Samsung 0.18um CMOS 공정을 이용하여 HSPICE로 시뮬레이션 하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.11a
• /
• pp.405-406
• /
• 2009

4-2 compressor는 곱셈기의 부분 곱 합 트리(partial product summation tree)의 기본적인 구성요소이다. 본 논문은 저 전력 특성을 갖는 4-2 compressor 구조를 제안한다. 제안한 회로는 한 개의 전가산기와 MUX로 구성하였다. 이 회로는 기존의 회로와 비교하였을 때 회로 구성에 필요한 트랜지스터수가 14개 감소하였으며, 6.3%의 전력소모가 감소하였다. 제안한 회로는 Samsung 0.18um CMOS 공정을 이용하여 HSPICE로 시뮬레이션 하였다.