• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.7
• /
• pp.17-22
• /
• 2011

To propose effective signaling scheme for inductive coupling link, inductive coupling channel and signaling schemes are analyzed. For fair comparison of various signaling schemes, a signal quality factor ($Q_{signal}$) is introduced and the NRZ signal scheme shows better signal quality factor than BPM signaling schemes. For simulation, the transmitter for inductive coupling link is designed with 0.13 ${\mu}m$ CMOS process and the inductor is modeled as spiral inductor in chip.

• Proceedings of the KIPE Conference
• /
• 2014.11a
• /
• pp.56-57
• /
• 2014

본 논문에서는 $LiCoO_2$ 원통형(cylindrical)셀을 확장칼만필터(extended Kalman filter; EKF) 추정알고리즘에 적용 시 등가회로모델 차이에 따른 SOC(State-of-charge) 추정성능의 비교 분석을 진행하였다. 첫 번째, 등가회로 모델의 성능을 좌우하는 RC-ladder의 개수에 따른 SOC 추정성능의 차이를 비교하였고, 두 번째, 모델 단순화에 따른 불가피한 모델의 에러를 줄이고자 사용되는 노이즈 모델(noise model) 및 데이터 리젝션(data rejection)의 유무에 따른 SOC 추정성능을 비교분석 하였다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.11 no.6
• /
• pp.16-24
• /
• 1974

In this paper the method of constructing short and open stable voltage inversion negative immittance converter (VNIC) circuits is proposed according to simplified equivalent models witch consist of a parameter control circuit, and a voltage or a current control circuit. VNIC characteristics can be obtained as gate voltage of common gate connection is controlled by the output of the parameter control circuit corresponding to its input. Constructed circuits are analysed, and the experimental results are compared and cheeked with the calculated results. Errors are found less than 11%. Oscillation behavior of constructed VNIC oscillator is compared with that of negative resistance oscillator.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1568_1569
• /
• 2009

RFID 수동 태그의 동작 원리를 이용하여 USN/WBAN 센서 노드 시스템에 적용 가능한 웨이크 업 회로를 설계하였다. 웨이크 업회로 구성은 크게 전압 체배기, 복조기, 상태기계로 구성되었다. 상태 기계에 동작 가능한 전압을 공급하기 위해 전압 체배기는 문턱 전압 제거 방식을 적용한 구조를 사용하였고, 복조기 회로로는 AM 복조기로 구조가 간단한 포락선 검파기 방식을 사용하였다. 전압 체배기에 높은 전압이 인가될 경우 회로가 파괴되는 것을 막기 위해 제한 회로를 구성하여 최대 전압을 2.1V로 제한하였다. 또한 복조기에서는 안정적인 데이터 복조를 위해 비교기의 기준전압을 입력신호의 평균값을 사용한 슈미트 트리거 비교기를 사용하여 안정적으로 데이터를 추출하였다. 삼성 0.18um CMOS 공정을 이용하여 설계하였고, 측정 결과 전압 체배기의 체배 전압은 2.07~1.76V까지 체배 되는 것을 확인하였고, 복조기의 데이터 복조 역시 약 4M의 거리까지 데이터를 복조함을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2002.07a
• /
• pp.95-98
• /
• 2002

본 논문에서는 AC-PDP 구동에 있어 효율적이며, 패널 전압을 빠르게 상승시킬 수 있어 현재 많이 이용되는 ADS 구동 방식에 적합한 에너지 회수 회로를 제안한다. 제안된 회로는 기존의 LC 순수 공진의 방식을 적용하여 에너지를 회수하는 방식 Weber 회로와 비교하여 제한적인 유지 기간 동안 동작 여유 마진을 증가시킬 수 있고, 픽셀의 ON$\cdot$OFF 상태와 상관없이 효율을 증가시킬 수 있다. 제안하는 회로를 기존의 Weber 회로와 비교하여 동작원리와 특징들을 분석하고, 7.5 인치 PDP 시작품을 이용하여 제안하는 회로의 타당성과 우수성을 검증하였다.

• Journal of IKEEE
• /
• v.18 no.1
• /
• pp.128-133
• /
• 2014

This paper suggest hysteretic buck converter using thermistor that can improve output ripple voltage according to temperature to improve. In case of high temperature where circuit is sensitive, it decides two comparable voltages high. And, in case of non-high temperature where circuit is stable, it decides two comparable voltages low, then it minimizes output ripple voltage. simulation result what is included in this paper describe that output ripple voltage is reduced more than 30mV by using suggested converter, and load regulation was 0.011mV/mA. Suggested circuit is suitable to power managing circuit that operate digital circuit requiring fast response and low power.

• Journal of Korean Electronics
• /
• v.18 no.8
• /
• pp.8-14
• /
• 1998

본회가 최근 대만의 수출통계를 입수, 전문가 7명으로 조사분석팀을 구성하여 한ㆍ대만 전자산업 수출동향을 비교 분석하였다. 이 자료에 따르면 97년 우리나라는 전년대비 0.5% 증가에 그친 385억불로 나타났으나 대만은 4.6%의 완만한 신장세를 보이며 431억불을 시현한 것으로 분석되었다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.02a
• /
• pp.54-55
• /
• 2000

매질의 성능이 이상적이라 가정하고, 여러 가지 시스템 파라미터로 2진 홀로그램을 저장하는 경우에 있어서, 얻을 수 있는 면적 저장밀도와 다중화 횟수를 산출하고 비교하였다. 이 논문의 결과들은 새로운 디스크형 3차원 홀로그래픽 메모리[1-3]를 연구하거나 매질을 개발함에 있어서 비교 지표로 사용될 수 있다.(중략)

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.6
• /
• pp.28-36
• /
• 1998

We have proposed a new non-inverting SOI buffer circuit for the high speed operation at low supply voltage. The body biases of main MOS devices in the proposed circuit are controlled dynamically via subsidiary MOS device connected efficiently to the body terminal. We showed current derivability of the body controlled devices obtained by device simulation and compared with that of conventional SOI devices. Delay time characteristics of the buffer circuit were analyzed by SPICE simulation and compared with those of conventional SOI CMOS buffer circuits. Delay time reduction of the SOI buffer over conventional SOI CMOS buffer with same area is about 36 % at $V_{S}$=1.2 V and $C_{L}$=2 pF. pF.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2002.12a
• /
• pp.175-178
• /
• 2002

인간은 두뇌의 일부를 이용하여 감각 정보를 수집하고 이에 대한 분석 및 판단을 행한 후에 행동을 취하는 일반적인 과정에 의해, 느끼고 생각하고 말한다. 이런 일련의 과정은 신경생리학적으로 밝혀진 바에 의하면, 대뇌의 시상에 분포한 일차 감각영역에서 감각 정보를 수집한다. 수집된 감각 정보는 과거 기억과의 비교를 통해 인식되고 인식된 정보는 일차 운동영역으로 전달되어 행동으로 나타난다. 수집된 감각 정보를 판단하는 기관은 감각 연합 영역으로 알려져 있으며, 과거 정보를 통해 비교하여 판단하는 방식이고, 과거 정보에 없는 새로운 정보의 경우 파페즈회로를 통해 새로운 정보로 기억하게 된다. 본 논문에서는 신경회로망의 적응적 학습 기법을 통해 파페즈회로의 기능을 구현하고자 한다. 기존 학습의 내용에 의해 알고 있는 감각 입력에 대해서는 인식 결과를 출력하고 그렇지 않은 입력에 대해서는 학습을 통해 이후 과정에 대응하도록 적응적인 구조와 학습 방법을 지닌 신경회로망을 이용하여 구현하고자 한다.