• 방송공학회논문지
• /
• 제13권3호
• /
• pp.415-418
• /
• 2008

소형의 휴대용 단말기는 회로복잡도나 소비전력 등의 문제로 부동소수점 연산 프로세서를 탑재하지 않는 경우가 있는데, 이로 인해 오디오 데이터의 디코딩 시간이 길어져, 끊김이나 잡음이 발생한다. 본 논문에서는 이를 해결하기 위해서 MPEG-4 오디오 디코딩 시 수행되는 실수형 연산과정을 정수형 연산과정으로의 변환을 통하여 디코딩 속도를 향상 시킬 수 있는 알고리즘을 제안하고 실험결과를 통해서 효율성을 보인다.

• 전력전자학회논문지
• /
• 제9권2호
• /
• pp.150-157
• /
• 2004

본 논문에서는 아날로그형 전력 계통 시뮬레이터에 적용하고자 개발 중인 TCSC(Thyristor Controlled Series Capacitor) 시뮬레이터 시스템 제어기의 하드웨어와 소프트웨어 구성에 대하여 제시하고자 한다. 본 연구에서 개발하고자하는 TCSC 시스템의 제어기는 기존의 전력 계통 시뮬레이터의 여러 제어기들과 통합되어 전력 시스템의 특성을 제어하는 장치이기 때문에 제어기는 전력 시스템의 각종 주요 파라메터를 실시간으로 통신할 수 있어야 하며 주어진 시간 내에 제어 기능을 수행할 수 있어야 한다. 따라서, 이러한 요구 조건을 만족시키기 위해서는 제어기 하드웨어의 설계와 구성이 매우 중요하다 본 논문에서는 TCSC 시스템의 복합적인 기능 수행을 위한 제어기 하드웨어와 소프트웨어 구조에 대하여 제시하고자 한다. TSCS 제어기는 고속 부동 소수 연산이 가능한 DSP(Digital Signal Processor) 플랫폼과 실시간 RTOS(Real Time Operating System)로 구성되어 있다.

• 한국산업정보학회논문지
• /
• 제18권6호
• /
• pp.31-37
• /
• 2013

최근 그래픽 프로세서, 멀티미디어 프로세서, 음성처리 프로세서 등에서 부동소수점이 주로 사용된다. C, Java 등 고급언어에서는 단정도실수와 배정도실수를 사용하고 있다. 본 논문에서는 32 비트 곱셈기를 사용하여 배정도실수의 역수를 계산하는 알고리즘을 제안한다. 배정도 실수 가수를 상위 부분과 하위 부분으로 나누고, 상위 부분의 역수를 뉴턴-랍손 알고리즘으로 계산한다. 그리고 이를 초기값으로 하여 배정도실수의 역수를 계산한다. 제안한 알고리즘은 입력값에 따라서 곱셈 횟수가 다르므로, 평균 곱셈 횟수를 계산하는 방식을 유도하고, 여러 크기의 근사 역수 테이블에서 평균 곱셈 횟수를 계산한다.

• 전력전자학회논문지
• /
• 제15권6호
• /
• pp.417-424
• /
• 2010

단독운전이란 계통의 점검이나 사고로 인해 피더가 계통과 분리된 상태에서 태양광 발전설비가 멈추지 않고 운전을 계속하는 것을 의미한다. 정전된 배선 선로가 충전되어 공중감전, 기기손상, 작업원 감전 위험성이 있기 때문에 법적으로 사양이 규제되어 있다. 신재생에너지의 보급이 늘어남에 따라서 단독운전의 검출 기준이나 계통 보호 사양들이 점점 강화되면서 새로운 연구 방법에 대한 요구가 늘어나고 있다. 본 연구에서는 계통전원의 하모닉 성분을 이용한 단독운전 검출방법에 대해서 다룬다. 태양광 발전 시스템이 계통에 연결되었을 경우와 분리되었을 경우, 계통연결점에서의 등가 고조파 성분이 달라지는 사실에서 하모닉 성분의 변화량으로 단독운전을 판별하는 방법이다. 이 방법의 장점은 기존의 방법보다 비검출 영역을 줄일 수 있고 빠른 검출시간을 가질 수 있다. 또한 계통전원의 외란에 대해서도 강한 특성을 가진다. 고조파 모델링을 이용한 이론적인 해석과 고성능 32-bit 부동소수점 DSP를 이용한 실험결과로서 본 연구의 타당성을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제44권10호
• /
• pp.23-32
• /
• 2007

본 논문에서는 3D 그래픽스(graphics), H.264/H.263/MPEG-4 같은 동영상 코덱, JPEG 혹은 JPEG2000 같은 정지영상 코덱, MP3 같은 오디오 코덱 등 다양한 멀티미디어 관련 기술을 효율적으로 구현하기 위한 재구성형 병렬 프로세서 구조가 제안된다. 제안된 구조는 메모리와 프로세서를 직접 연결하여 메모리 접근 시간과 소비전력를 감소시키고, 3D 그래픽스 처리 과정중 기하 단계의 부동소수점 연산을 지원한다. 또한 분할 SIMD(partitioned SIMD) 방식을 사용하여 하드웨어 비용을 줄이고, 명령어(instruction)의 조건부 실행(conditional execution)을 지원하여 알고리듬 개발이 용이하다.

• 한국산학기술학회논문지
• /
• 제15권11호
• /
• pp.6739-6745
• /
• 2014

은행속에 속하는 산청목은 중국과 한국 북동부지역에 널리 분포하는 자생 식물로 전통적으로 항염증제로 사용되었으며 현재까지 항우울에 대한 효능과 그에 대한 면역변화에 대한 연구는 미흡한 실정이다. 본 연구실에서는 100, 200, 그리고 400 mg/kg 농도의 산청목추출물을 실험쥐에게 경구투여를 실행하였으며 강제수영실험을 통하여 항우울효과를 평가 그리고 혈 중 코티솔, ACTH, 그리고 사이토카인의 농도를 측정하였다. 실험 결과 실험쥐에 경구투여한 산청목 투입량이 증가함에 따라 강제수영실험에서의 행동불능시간이 감소하였으며 수중공포에 의해 분비유도된 사이토카인 농도 또한 감소함을 볼 수 있었다. 특히 코티솔, IL-6 과 $IL-1{\beta}$농도가 산청목 투입군에서 유의하게 감소함을 알 수 있었다. 산청목 경구투여군에서의 부동시간의 감소와 전염증성 사이토카인의 저하를 종합하여 볼 때 산청목의 항염증 효능으로 인한 작용에 의하여 강제수영 실험에서 항우울효과가 발현했다고 간주된다.

• 한국정보통신학회논문지
• /
• 제13권4호
• /
• pp.727-736
• /
• 2009

본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.

• 전기화학회지
• /
• 제2권2호
• /
• pp.106-111
• /
• 1999

[ $CaNi_5$ ] 수소저장합금의 전기화학적 충$\cdot$방전 특성에 미치는 MG(mechanical grinding) 영향이 Ar및 $H_2$ 가스분위기에서 조사되었다 MG공정중 $CaNi_5$ 합금은 표면 산화층의 파괴와 재생성 및 산화층 근방의 불균질화로 인하여 MG 15시간 이후부터 CaO와 Ni로 뚜렷한 상분리가 일어났다. $MG-CaNi_5$는 MG시간이 길어질수록 초기의 전기화학적 방전용량은 현저히 감소하였지만 충$\cdot$방전 싸이클의 증가에 따른 용량저하 속도는 $CaNi_5$합금에 비하여 낮았다. MG처리된 $CaNi_5$합금의 퇴화는 MG공정중의 상분리 및 불규칙화에 의한 수소의 가역반응 site의 감소 및 분극저항의 증가, KOH 전해질 내에서 합금 표면의 산화반응에 의한 부동태 피막형성에 기인하는 것으로 판단되었다.

• 한국정보통신학회논문지
• /
• 제25권9호
• /
• pp.1158-1165
• /
• 2021

본 논문은 메모리의 사이즈를 줄이기 위해 Pooling Layer가 MAC에 통합된 구조의 최적화된 CNN가속기를 설계하는 것을 제안한다. 메모리와 데이터 전달 회로의 최소화를 위해 MNIST를 이용하여 학습된 32bit 부동소수점 가중치 값을 8bit로 양자화하여 사용하였다. 가속기칩 크기의 최소화를 위해 MNIST용 CNN 모델을 1개의 Convolutional layer, 4*4 Max Pooling, 두 개의 Fully connected layer로 축소하였고 모든 연산에는근사화 덧셈기와 곱셈기가 들어간 특수 MAC을 사용한다. Convolution 연산과 동시에 Pooling이 동작하도록 설계하여 내장 메모리를 94% 만큼 축소하였으며, pooling 연산의 지연 시간을 단축했다. 제안된 구조로 MNIST CNN 가속기칩을 TSMC 65nm GP 공정으로 설계한 결과 기존 연구결과의 절반 크기인 0.8mm x 0.9mm = 0.72mm²의 초소형 가속기 설계 결과를 도출하였다. 제안된 CNN 가속기칩의 테스트 결과 94%의 높은 정확도를 확인하였으며, 100MHz 클럭 사용시 MNIST 이미지당 77us의 빠른 처리 시간을 획득하였다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.762-765
• /
• 2021

본 논문에서는 자동차의 위치 및 자세 추정에 사용되는 칼만 필터 가속기를 내장한 차량용 ECU(electronic control unit)를 설계하고 구현하였다. 프로세서 코어는 RISC-V를 사용하였으며 칼만 필터의 행렬 연산을 수행하는 가속기, 차량 내 통신에 사용되는 CAN(controller area network) 제어기, 센서 연결에 사용되는 LIN(local interconnect network) 제어기를 내장하였다. 칼만 필터 연산은 시간 업데이트와 측정 업데이트의 두 단계로 나뉘며 시간 업데이트 단계에서는 현재 상태변수와 오차 공분산을 예측하고 측정 업데이트 단계에서는 입력값을 받아 칼만 이득을 계산하여 값을 보정한다. 보통 소프트웨어에서는 곱셈에 부동소숫점 연산을 사용하지만 본 논문에서는 하드웨어 면적을 줄이기 위해 정밀도 분석을 고려한 고정소숫점 곱셈기를 사용하였다. 설계된 ECU는 Verilog HDL을 이용하여 검증하였으며 28nm 실리콘 공정으로 구현하였다. 28nm 실리콘 공정으로 구현하였을 때 동작 주파수는 100MHz, 면적은 0.37mm², 게이트 수는 76만 게이트였다.