• 정보보호학회논문지
• /
• 제6권1호
• /
• pp.53-60
• /
• 1996

오증 요소로부터 오류위치다항식의 계수를 계산함으로서 (23,12) Golay 부호를 복호할 수 있는 대수적 복호법이 최근 증명되었다. GF(2)상에서의 3중 오류정정 BCH부호의 복호법을 이 부호에 완벽하게 적용하여 해석하는 것을 소개한다. 그리고 GF(2)에 대한 최적의 정규기저를 구하여 이를 유한체 연산에 적용하며 단계별로 복호 회로의 구성을 제시한다. 이는 기존의 복호기보다 논리회로적으로 간단하며, 복호된 정보를 얻기까지 35번의 치환이 필요하다.

• 정보보호학회논문지
• /
• 제8권2호
• /
• pp.93-106
• /
• 1998

RS부호의 복호 기법은 전체 통신 시스템의 성능 및 복잡도에 큰 영향을 미친다. 지금까지 RS부호의 복호 기법은 다양한 방법에 있으나Euclid알고리즘과 변환복호기법을 이용한 복호 기법은 오류정정능력이 큰 복호 기법으로 널리 적용되고 있다. 본 논문에서는 오류정정능력이 5이상인 RS부호의 복호 알고리즘에 적용될 수 있는 효율적인 복호 알고리즘을 제시하고, 이를 이용하여 5중 오류 정정(31, 21)RS 부호기 및 복호기를 설계하고VHDL을 사용한 컴퓨터 시뮬레션을 통해서 그 타당성을 검증하였다.

• 한국통신학회논문지
• /
• 제25권4A호
• /
• pp.546-552
• /
• 2000

터보부호의 복호기는 두 개이상의 연판정 입출력이 가능한 복호기로 구성되며, 이러한 복호기는 일정길이의 비트열에서 최적의 사후확률(a posteriori robability)을 이용한 MAP(maximum-a-posteriori) symbol estimator를 이용한다. 기존의 radix-2 MAP복호기는 아주 큰 인터리버 블록 크기로 인해 고속 통신시스템의 적용에는 문제점이 있다. 따라서 본 논문에서는 인터리버 블록크기를 줄일 수 있는 radix-2 MAP복호기를 기바으로 하는 새로운 radix-4 MAP복호기를 제안하였다. Radix-4 MAP 복호기 구조에 적용하기 위해 순방향, 역방향 state metric과 채널 metric을 제안하였으며, 가우시안 채널에서 기존의 radix-2 기반의 MAP 복호기와 성능을 비교하였다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.384-389
• /
• 2003

새로운 two-step SOVA 복호기 구조가 제안된다. Trace-back단의 survivor memory에 dual-port RAM 개념이 적용되어, 기존 two-step SOVA 방식에 비해서 복호 지연의 현격한 감소가 가능해진다. Path metric 차이의 절대값이 ACS단 내부에서 계산됨으로써, 기존 two-step SOVA 방식에 비해 시스템의 복잡성이 크게 줄어든다. 제안된 SOVA 복호기 구조는 verilog HDL로 기술되어 동작 시뮬레이션을 거쳐 구조의 타당성이 검증되었으며, FPGA로 구현되었다. 구현된 SOVA복호기는 종래의 비터비 복호기에 가까운 데이터 처리율을 보여주었으며, 구현에 사용된 FPGA 소자 자원은 종래의 비터비 복호기의 약 1.5배 정도이다.

• 정보처리학회논문지C
• /
• 제13C권1호
• /
• pp.75-82
• /
• 2006

본 논문에서는 이중 Viterbi 복호기를 가지는 공간-주파수 부호화된 직교 주파수분할다중화 방식을 제안하고 분석한다. 여기서는 이진 정보원 부호를 컨볼루션 부호화한 후 서로 독립적인 두 개의 반을 직교 주파수분할다중화 심볼이 생성된다. 수신기는 복조된 신호를 이중 Viterbi 복호기를 이용하여 독립적으로 복호하고, 이들의 경로 메트릭을 비교한다. 따라서 기존 시스템에서의 복구된 이진 데이터는 단순한 Viterbi 복호기의 출력으로 나타나는 반면 제안된 방식에서는 분절길이 내에서 큰 경로 메트릭을 가지는 부호열의 조합이 된다. 그 결과, 제안된 공간-주파수 부호화된 직교 주파수분할다중화 방식은 기존의 시스템에 비하여 모든 신호대 잡음비 영역에서 향상된 성능을 갖는다.

• 한국통신학회논문지
• /
• 제26권5B호
• /
• pp.592-598
• /
• 2001

IMT-2000에서는 이미 터보코드가 채널코딩 기법으로 제안되어 있으며 특별히 3GPP 규격에서는 제한길이 4인 1/3 터보코드가 채택되어 있다. 기존의 논문에서는 일반적인 터보 코드의 성능에 대한 분석이 많이 제시되어 왔으나, 3GPP 규격의 터보 복호를 위한 SOVA 복호기의 성능 파라미터 추출과 그에 따른 성능 분석 수행되지 않았다. 본 연구에서는 효율적인 구조의 3GPP SOVA 복호기를 설계하기 위해서 외부정보의 스케일링과 신뢰도 갱신길이 라는 두 가지 파라미터에 따른 SOVA 복호기의 성능을 분석하고 최적의 파라미터 값을 제시하고자 한다. 이 파라미터의 최적화를 위하여 C++를 이용한 모의실험 결과, 3GPP 규격의 (13,15) 1/3 코드에서 스케일링 값은 1/2로 신뢰도 갱신길이는 10으로 최적화 되었다.

• 대한전자공학회논문지SD
• /
• 제43권9호
• /
• pp.31-37
• /
• 2006

Low Density Parity Check (LDPC) code는 최근 그 우수한 성능으로 인하여 4세대 무선 이동 통신용 채널 코딩으로 주목받고 있다. 또한 유럽 디지털 위성 방송 규격인 DVB-S2는 LDPC 코드를 채널 코딩방식으로 채택하였다. 본 논문에서는 인코더와 디코더 양쪽 모두 효율적으로 하드웨어 구현이 가능한 hybrid H-matrix 구조를 이용한 DVB-S2 LDPC 복호기 구조를 제안한다. Hybrid H-matrix는 semi-random 방식과 partly parallel 방식을 결합하여 부호기와 복호기를 동시에 효율적으로 구현할 수 있다. 제안된 복호기 구조에서는 다양한 코드율에 사용되는 Variable Node processor Unit (VNU)을 재사용하기 위한 새로운 VNU와 최적화된 블록 메모리 배치 방법을 이용하였다. 제안된 구조를 이용하여 코드율 1/2의 DVB-S2 LDPC 복호기를 설계하였고 그 결과를 기존의 복호기와 비교하였다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.53-64
• /
• 2011

본 논문은 분산 비디오 코딩을 위하여, 수신된 움직임 벡터 기반으로 보조정보의 채널의 상태를 예측하는 기법을 제안한다. 제안한 복호기는 보조정보의 움직임 벡터를 측정하여 부호기로 전송한다. 부호기는 수신된 움직임 벡터를 기반으로 복호기의 보조정보와 동일한 예측 보조정보를 생성함으로써, 복호기의 보조정보의 성능을 측정하고, 이를 복호기로 전송한다. 또한 복호기는 수신된 오류 정보를 통하여 정확한 교차확률을 적응적으로 적용한다. 제안하는 방법은 정확한 신뢰도를 전파함으로써, 채널 복호기의 복잡도를 감소시킬 수 있으며, 적은 패리티 비트로 높은 오류정정 성능을 나타낼 수 있다. 실험 결과, 제안한 방법이 기존의 방법들과 대비하여, 비트-왜곡 성능이 증가하고 복잡도가 감소한 것을 확인 할 수 있다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.41-51
• /
• 2001

본 연구를 통하여 동일 대역폭 효율하에서 해밍거리를 이용하여 복호를 하는 기존의 콘볼루션 부호보다 유클리드 거리를 이용하여 복호를 하는 트랠리스 부호화 변조기법의 성능이 우수함을 확인하고 이를 바탕으로 기존의 콘볼루션 복호기보다 더 우수한 TCM 복호기 칩을 개발하였다. 본 논문에서는 TCM 복호기를 하드웨어로 구현하기 위하여 우선 현재 사용중인 콘볼루션 부호와 트랠리스 부호화 변조기법(TCM)의 송수신기 부분을 각각 C-언어로 경판정 방식의 해밍거리를 이용한 콘볼루션 부호보다는 유클리드 거리를 이용한 TCM 기법이 적용되었을 때 성능이 더 우수하다는 깃을 확인하였다. 이 결과를 바탕으로 연판정 방식을 이용하고 구속장이 3, 5, 7인 TCM 복호기 칩을 AHDL 언어를 이용하여 설계하였다. 그리고 Altera사의 MAX+plus II version 8.2 장비를 이용하여 설계된 TCM 복호기 칩이 올바르게 동작하는지를 검증하였다.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.104-113
• /
• 2013

60GHz 멀티-기가비트 WPAN 시스템을 위한 고속 QC-LDPC 복호기의 구조를 제안한다. 제안한 QC-LDPC 복호기 설계를 위하여 4 블록-병렬 계층 복호 기술과 fixed wire network 기술이 적용 되었다. 2단 파이프라이닝과 4 블록-병렬 계층 복호기술은 동작 주파수와 데이터 처리량을 개선시키는데에 큰 효과가 있다. 또한 본 제안한 복호기 구조에서 스위치 네트워크를 구현하여 위하여 fixed wire network로 간단하게 구현될 수 있으면 하드웨어 복잡도를 크게 감소시킬 수 있다. 제안한 672-비트, rate-1/2인 QC-LDPC 복호기 구조는 90-nm CMOS 표준 셀을 이용해 설계 및 합성하였다. 성능 분석 결과 제안한 QC-LDPC 복호기 구조는 794K 게이트를 가지며 클락 속도 290MHz 에서 작동한다. 12-iteration일 때 데이터 처리율은 3.9 Gbps 이며 60GHz WPAN 시스템에 적용되어 사용 될 수 있다.