• 발명특허
• /
• v.3 no.8 s.30
• /
• pp.38-42
• /
• 1978

• 발명특허
• /
• v.1 no.6 s.6
• /
• pp.22-23
• /
• 1976

정부는 우수창안을 제안한 국가공무원에게 시제품 제작 등에 소요된 경비의 보상과 아울러 참신한 제안을 우도하기 위하여 보상금을 종전의 배액으로 대폭인상하였으며 특별승진 또는 특별승급의 기회도 주고자 국가공무원 제안규정을 개정하여 대통령령 제8199호(`76.7.29)로 공포하였다. 본회는 회원기업 및 관계기관에서 조직내의 우수창안에 대한 보상 및 관리에 참고가 될가 하여 개정된 공무원제안규정 및 동시행규칙을 3회로 나누어 연재한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.05a
• /
• pp.673-675
• /
• 2011

본 논문은 GHz 대역 소자 응용을 위한 프로그램 가능 보상 회로를 제안한다. 이러한 회로는 5.2GHz대에서 동작하는 고주파 회로의 칩 제작과정에서 예기치 않게 발생한 미세한 PVT (공정, 전압, 온도) 변동을 검출하여 미세 변동된 회로 성능 변수들을 자동으로 보상한다. 자동으로 보상 가능한 고주파 회로 성능 변수들은 중요한 요소인 입력 임피던스, 전압이득과 잡음지수를 포함한다. 이러한 회로는 미세 변동을 자동으로 보상할 수 있도록 고주파 신호를 직류 신호로 변환하는 DFT (Design-for-Testability) 회로를 포함한다.

• Information Display
• /
• v.13 no.2
• /
• pp.23-26
• /
• 2012

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.33-34
• /
• 2015

Totem-pole 역률 보상 회로는 스위치 body diode의 reverse-recovery 문제로 인해 전류 불연속 모드 혹은 임계 도통 모드로 동작 시키는 것이 일반적이다. 본 논문에서는 전류 연속 모드로 동작이 가능한 새로운 interleaved totem-pole 역률 보상 회로를 제안한다. 제안하는 interleaved totem-pole 역률 보상 회로는 각 스위치 leg 사이에 보조 인덕터를 연결함으로써 스위칭 시에 body diode에 흐르는 전류를 없애 전류 연속모드로 동작이 가능하다. 또한 보조 인덕터로 인해 스위치의 영 전압 스위칭도 가능하게 된다. 제안하는 interleaved totem-pole 역률 보상 회로는 시뮬레이션을 통하여 검증하였다.

• 발명특허
• /
• v.8 no.4 s.86
• /
• pp.64-65
• /
• 1983

• 발명특허
• /
• v.7 no.3 s.73
• /
• pp.52-53
• /
• 1982

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.530-531
• /
• 2014

본 논문에서는 자기유도결합 무선전력전송 (IPT) 시스템의 Bifurcation 현상에 대한 분석을 통해, 1, 2차 보상회로 별 Bifurcation 현상 발생 임계점을 도출한다. 도출된 임계점에 해당하는 파라미터를 근거로 400W급 SP 보상회로 IPT 시스템에 대한 PSIM 시뮬레이션을 통하여 분석의 타당성을 검증한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.10a
• /
• pp.718-721
• /
• 2010

본 논문은 고주파 시스템-온-칩 응용을 위한 자동 보상 시스템을 제안한다. 이러한 시스템은 고주파 회로 칩 제작과정에서 예기치 않게 발생한 미세한 PVT(공정, 전압, 온도) 변동으로 인한 회로 성능 변수들의 미세변동을 검출하여 이를 자동으로 보상한다. 자동으로 보상 가능한 고주파 회로 성능 변수들은 중요한 요소인 입력 임피던스, 전압이득 및 잡음지수를 포함한다. 이러한 시스템은 미세 변동을 자동으로 보상할 수 있도록 고주파 신호를 직류 신호로 변환하는 DFT(Design-for-Testability) 회로를 포함한다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.15 no.4
• /
• pp.20-25
• /
• 1978

Two augmented integrators are sufficient as memory elements to realize an arbitrary second-order voltage transfer funtion which has complex poles in left-half S-plane, where S is a complex variable. The augmented integrator is characterized by transfer funtion B/(S+A), where A and B are real constant.