• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.427-428
• /
• 2017

최근 통신 기술의 발달과 대용량화에 의하여 UPS장비를 모듈화하여 용량 증설 시 모듈을 추가로 설치하는 모듈형 UPS의 수요가 증가하고 있다. 모듈형 UPS는 용량 증설 및 수리 시 모듈 교체로 가능하고 높은 전력 밀도를 갖는 장점이 있다. 이러한 특징을 갖는 모듈형 UPS개발을 위해서는 병렬 제어가 필수이다. 본 논문에서는 저항성의 선로임피던스를 고려한 수하(Droop)제어를 이용하여 단일 모듈 33kVA를 최대 6대 병렬운전하여 총 200kVA로 동작하는 Module형 UPS의 병렬 운전기법을 제안한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2019.07a
• /
• pp.257-258
• /
• 2019

본 논문에서는 "프로세서 중심 컴퓨터 구조"에서 개발된 MPI 병렬 프로그램을 수정하지 않고 "메모리 중심 컴퓨터 구조"에서 더 효율적으로 수행시키는 기술을 제안한다. 본 연구에서 제안하는 기술은 메모리 중심 컴퓨터 구조가 가지는 "빠른 대용량 공유 메모리" 특징을 이용하여 MPI 표준 라이브러리가 수행하는 네트워크 통신을 통한 느린 데이터 전달을 공유 메모리를 통한 빠른 데이터 전달로 대체하여 효율성을 얻는다. 본 연구에서 제안한 기술은 도커 가상화 기술을 사용한 분산 시스템 환경에서 MC-MPI-LIB 라이브러리 및 MC-MPI-SIM 시뮬레이터로 구현되었으며 다수의 MPI 병렬 프로그램으로 시험 수행하여 효율성이 있음을 보였다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.10 no.1
• /
• pp.49-56
• /
• 2004

Load imbalance is a serious impediment to achieving good performance in parallel processing. Global load balancing schemes cannot adequately manage to balance parallel tasks generated from a single application. Dynamic loop scheduling methods are known to be useful in balancing parallel loops on shared-memory multiprocessor machines. However, their centralized nature causes a bottleneck for the relatively small number of processors in a network of workstations because of order-of-magniture differences in communication overheads. Moreover, improvements of basis loops scheduling methods have not effectively dealt with irregularly distributed workloads in parallel loops, which commonly occur in applications for a network of workstation. In this paper, we present a new reconfigurable and decentralized balancing method for parallel loops on a network of workstations. Since our method supplements performance balancing with those tranditional load balancing methods, it minimizes the overall execution time.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.7B
• /
• pp.928-936
• /
• 2001

본 논문은 CDMA 시스템을 근간으로 향후 서비스 될 3세대 이동통신 시스템에 선택적으로 적용될 수 있는 다중 사용자 간섭 제거 기법을 제안한다. 제안 방식은 다단계 간섭 제거기의 각 단계에 직교 다항식의 근사화 기법을 적용하여 제거될 간섭 신호의 양을 결정하고, 이를 상호 보완적으로 제거한다. 사용자 용량의 포화도에 따른 최적해로의 수렴성을 각 방식의 스펙트럼 반경의 분석을 통해 비교하였으며, 제안한 방식이 병렬 간섭 제거 기법(Parallel Interference Cancellation, PIC)을 사용한 방식과 비교하여 2배 이상의 적은 단계를 사용했음에도 거의 같은 정도의 오차 성능을 보였으며, 실험을 통해 비트 오율이 $10^{-5}$을 기준으로 약 30% 정도의 사용자 수용 능력이 증대되었다. 또한 전력 제어의 적용 여부에 대한 시스템의 비트 오율 측면의 성능 비교, 원근 효과의 관점에서 성능을 비교하여 제안된 간섭 제거 기법이 비적응형 가중치를 적용한 병렬 간섭 제거 기법보다 우수함을 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06d
• /
• pp.97-99
• /
• 2012

최근 스마트폰, 스마트 태블릿 등의 모바일 단말이 급속도로 보급됨에 따라 모바일-클라우드 컴퓨팅 환경이 대중화 되는 추세다. 이에 따라, REST 웹 서비스 Open API의 활용 역시 점차 확대되는 추세이다. REST 웹서비스 Open API는 서버에서 제공하는 기능을 스마트폰 애플리케이션에 추가함으로써 기능을 확장하기 위해 사용하는 경우가 대부분이다. 그러나, 본 논문에서는 웹 서비스 Open API의 사용목적을 일반적인 모바일-클라우드(스마트폰-서버, 클라이언트-서버) 환경으로 확대하는 방법을 제안한다. 본 논문에서는 파이(pi)값 계산을 병렬적으로 처리하는 알고리즘을 활용하여 다수의 클라우드 컴퓨팅 노드에서 병렬수행을 테스트한다. 이 때, 소켓을 이용한 통신방법과 REST 웹서비스 Open API에 의한 통신방법을 적용한 경우의 성능을 비교한다. 결과적으로 REST 웹서비스 기반의 Open API 방식을 적용하는 것이 여러측면에서 유리함을 성능분석을 통해 보인다.

• Annual Conference of KIPS
• /
• 2010.04a
• /
• pp.226-229
• /
• 2010

최근 프로세서가 코어 개수를 늘리는 구조로 발전함에 따라 병렬프로그래밍의 중요성이 더욱 강조되고 있다. 병렬프로그래밍에서 발생하는 공유자원에 대한 경쟁조건을 제어하기 위한 효율적인 방법으로 여러 가지 락-프리 동기화 기법이 제안되어 왔다. 그 중 소프트웨어 트랜잭션 메모리는 지금까지 하드웨어적인 방법과 소프트웨어적인 방법 등 여러 가지 방법으로 구현되었지만 여러 가지 하드웨어적인 제약과 기존의 소스코드를 수정해야 하는 문제점이 있다. 이러한 문제를 해결하기 위해 본 논문에서는 동적 코드 변환기술을 이용한 소프트웨어 트랜잭션 메모리 기법을 제안하고 기존 구현과 비교 평가하였다.

• Annual Conference of KIPS
• /
• 2011.11a
• /
• pp.141-144
• /
• 2011

최근 이기종 멀티프로세서 시스템에서의 병렬화를 위해 범용 CPU 와 다른 컴퓨팅 장치들간의 다양한 연동 기술들이 부각되고 있다. 멀티프로세서 프로그래밍 모델인 OpenMP 는 가장 널리 사용되는 병렬 프로그래밍 언어이지만 기존 OpenMP 의 작업 할당 정책으로는 프로세서간 로드밸런싱을 문제를 해결할 수 없다는 한계점을 가지고 있다. 본 논문에서는 기존 OpenMP 의 작업할당 문제를 해결할 수 있는 알고리즘을 제안한다. 제안하는 알고리즘은 SMP(Symmetric Multi Processing) 구조뿐만 아니라 AMP(명령어 구조는 같으나 동작 속도가 다른 이질 멀티프로세서 구조)에서도 작업부하균형을 효과적으로 실행할 수 있다.

• Annual Conference of KIPS
• /
• 2008.11a
• /
• pp.928-931
• /
• 2008

현재까지 소프트웨어 개발을 위한 많은 컴포넌트 기술들이 연구되어 왔다. 하지만 기존의 기술들은 멀티프로세서 환경에서 사용하기에 적합하지 못하다. 멀티프로세서 임베디드 소프트웨어를 구성하는 다수의 쓰레드들이 병렬적으로 수행될 수 있고, 그로 인한 성능 문제 또한 고려되어야 하기 때문이다. 본 논문에서는 새로운 컴포넌트 모델과 태스크 모델, 그리고 소프트웨어 설계 과정을 제안한다. 그리고 컴포넌트 모델과 태스크 모델 사이의 변환 과정 및 병렬성 극대화를 위한 태스크 분할 과정을 소개하여, 최종적으로 성능분석이 가능한 멀티프로세서 임베디드 소프트웨어 개발 과정을 제시한다.

• The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
• /
• v.4 no.1
• /
• pp.28-37
• /
• 1993

The future Personal Communication Service(PCS) is the total personal information communication service to satisfy the importance of information in a highly information - oriented society. Compared with the conventional communication method, it is necessary to provide considerable intelligence to the commu- nication network in order to implement the PCS which guarantees the mobility of each individual. Consequen- tly, the PCS needs a fast large database system which stores the information of each individual. To achieve this goal, this paper presents the parallel implementation of deductive database systems as a main - memory database system.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.12
• /
• pp.1902-1918
• /
• 1993

Parallel architecture based on the von Neumann computation model has a limitation as a massively parallel architecture due to its inherent drawback of architectural features. The data-flow model of computation has a high programmability in software perspective and high scalability in hardware perspective. However, the practical programming and experimentaion of date-flow architectures are hardly available due to the absence of practical data-flow, we present a programming environment for performing the data-flow computation on conventional parallel machines in general, loosely compled multiprocessor system in particular. We build an emulator for tagged token data-flow architecture on the iPSC/2 hypercube, a loosely coupled multiprocessor system. The emulator is a shallow layer of software executing on an iPSC/2 system, and thus makes the iPSC/2 system work as a data-flow architecture from the programmer`s viewpoint. We implement various numerical and non-numerical algorithm in a data-flow assembler language, and then compare the performance of the program with those of the versions of conventional C language, Consequently, We verify the effectiveness of this programming environment based on the emulator in experimenting the data-flow computation on a conventional parallel machine.