• 디지털융복합연구
• /
• 제11권4호
• /
• pp.229-234
• /
• 2013

본 연구의 목적은 감성조명용 조명기기의 조도 및 색온도 표현능력을 극대화할 수 있는 최적의 광원조합을 효율적으로 제어할 수 있는 제어장치를 개발하는데 있다. 실내조명으로 사용할 수 있는 다양한 색온도에 대하여 사람이 편안함을 느끼는 조도영역을 찾아내고 이를 조합함으로서 감성조명을 실현할 수 있다. 이를 위하여 감성조명용 조명기기는 2000K와 8000K의 서로 다른 색온도를 가지는 형광램프로 구성하였으며 각각의 형광램프의 수량을 변화시키며 조명기기의 조도 및 색온도 표현능력을 광학 시뮬레이션을 통하여 평가하였다. 사용자가 원하는 조명환경을 휴식, 대화, 모임, 손님접대, 예술 등의 5가지로 구분하여 적외선 리모콘으로 수신단에 전송하면 수신단에서 PC0~PC4 병렬포트를 통해서 사용자가 선택한 모드에 맞는 DC전압을 출력한다. DC전압이 EEFL 인버터에 입력되고 입력된 DC전압 레벨에 따라 EEFL의 dimming 값이 변하면서 사용자가 원하는 조명환경(조도 및 색온도)를 만들고 인체감지센서를 사용하여 사람이 없을 경우에는 EEFL을 자동으로 꺼지도록 함으로써 소비전력을 절약할 수 있도록 개발하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.96-102
• /
• 2008

SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

• 디지털콘텐츠학회 논문지
• /
• 제18권7호
• /
• pp.1341-1346
• /
• 2017

본 논문에서는 개개인의 복합적 속성과 요구를 반영한 통합된 개인 맞춤형 서비스와 지능정보기술을 기반으로 의료서비스 접근성을 향상시킬 수 있는 개방형 서비스플랫폼의 구축방안에 대하여 설계하였다. 먼저, 데이터 수집 및 저장단계는 데이터 추출, 변환, 로딩을 반복하며 신속하고 정확하게 처리한다. ETL 모듈로부터 생성된 데이터는 분산 파일 시스템에 저장한다. 데이터 분석단계는 스토리지에 저장된 과거 의료 데이터들을 기반으로 기계학습과 데이터 마이닝 분야에서 사용되고 있는 분석 알고리즘을 적용하여 다양한 패턴들을 생성한다. 데이터 처리단계에서는 데이터를 신속히 처리해야 하므로 보통 작업을 병렬 및 분산 처리하여 성능을 향상시킨다. 데이터 제공방식은 디바이스별 운영하는 플랫폼에 독립적으로 동작해야 하며, 데이터 전송 시 네트워크 부하가 적고, 다양한 형태의 서비스를 제공하기 위하여 Open API 형태로 제공한다.

• 한국통신학회논문지
• /
• 제18권11호
• /
• pp.1689-1700
• /
• 1993

WDM(Wavelength Division Multiplexing) 방식은 이정 수의 파장들을 사용하여 광의 풍부란 대역폭을 이용할 수 있는 새로운 전송기법이다. 본 논문에서는 대용향 WDM 다중 홉 스위치를 위한 개선된 가상 위상인 "(a, $\beta$,${\gamma}$) ShuffleNet"을 제시하였다. 제안된 위상은 a개의 ($\beta$,${\gamma}$)ShuffleNet을 $\beta$${\gamma}$개의 "bridge 노드"를 이용하여 자체루팅에 의한 N-by-N(N=(x*$\beta$${\gamma}$*${\gamma}$) 스위칭을 수행할 수 있도록 연결한 구조이다. 제안된 구조가 갖는 위상적 병렬성으로 인해 기준의 규칙적 위상의 구조들와 달리 스위치의 용량이 증가하더라도 조으간의 diameter를 2${\gamma}$로 일정하게 유지할 수 있어 높은 이용율과 성능을 제공한다. 이러한 용양증가에 따른 scalability 특성은 growable 광대역 스위칭의 구성을 가능하게 한다. 지연 분석에서도 위상적 특징으로 인해 각각의 ($\beta$,${\gamma}$)ShuffleNet내에서의 트래픽 국부성(locality)에 의해 매우 낮은 지연시간을 갖음을 확인하였다. 낮은 지연시간을 갖음을 확인하였다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.37-52
• /
• 2004

본 논문에서는 DS-CDMA 기반의 W-CDMA 상향링크 시스템에서 타사용자 간섭 및 다중 경로 간섭 신호를 효율적으로 제거할 수 있는 Multistage Adaptive Partial PIC를 설계하고 모의실험을 통해 그 성능을 분석하였다. 적응 방식은 연판정기의 가중치를 수신 신호에 따라 제어하는 방식이기 때문에 연판정의 효과를 극대화시킬 수 있고 더욱 정밀한 간섭 신호의 재생을 통해 검출 오류 포화 현상을 해결하여 우수한 성능을 얻을 수 있다. 결과적으로 Multistage Adaptive Partial PIC는 시변 특성의 다양한 채널환경에서 단순한 최적화 방법을 제공하고 기존 Multistage Partial PIC보다 적은 단계에서 최적성능을 보였다. 줄어든 단계이외에도 레이크 수신기의 출력단에서 간섭 신호를 제거하는 방식으로 설계하여 시스템의 복잡도를 대폭 줄였다. Multistage Adaptive Partial PIC를 사용함으로써 고속의 데이터 전송에서도 간섭 신호의 정밀한 재생과 효율적인 제거를 통해 초기 검출 오류로 인한 검출 오류 포화 현상을 해결하고 성능을 향상시킬 수 있음을 제시하였다.

• 한국전자파학회논문지
• /
• 제16권3호
• /
• pp.327-334
• /
• 2005

본 논문에서는 SLM, PTS 그리고 DSI와 같은 OFDM 시스템에서 발생하는 높은 PAPR 문제를 해결하기 위한 기존의 PAPR 저감 기법들에서 나타나는 부가정보 전송의 필수성, 시스템 복잡도 및 계산량 증가와 같은 단점들을 해결하기 위해 입력되는 정보의 상관도를 이용하는 새로운 PAPR 저감 기법을 제안한다. 제안된 새로운 PAPR 저감 기법의 예로 Method 1과 Method 2를 제시한다. Method 1은 IFFT에 입력되는 병렬 데이터 시퀀스내의 최소 부분 시퀀스들 간의 상관도를 낮추어 주는 방식이며, 보다 많은 자체 상관도를 저감하기 위해, Method2는 최소 부분 시퀀스들 간의 상관도 뿐만 아니라 최대 부분 시퀀스들 간의 상관도 또한 낮추어준다. 성능 분석 결과에서, Method 1과 Method 2는 각각 0.5 $\~$ O.8 dB와 1 $\~$ 1.2 dB의 PAPR 저감 효과를 보였다. 이는 기존의 기법들보다 PAPR저감 효과는 작게 나타나지만 기존의 기법들이 갖는 여러 단점들을 해결할 수 있는 장점을 갖는다. 또한 보다 자세한 자체 상관도 저감을 통해 보다 큰 PAPR저감 효과를 기대할 수 있다.

• 한국전자파학회논문지
• /
• 제22권9호
• /
• pp.912-918
• /
• 2011

본 논문에서는 도파관의 차단 주파수 이상에서 평형 조건을 만족하는 CRLH(Composite Right-/Left-Handed) 직각 도파관이 설계되었다. 제안된 CRLH 도파관 구조는 특정 주파수에서 음의 유효 투자율 특성을 나타내는 하나의 단락 스터브와 음의 유효 유전율을 구현하는 두 개의 꼬인 형태의 H-plane 아이리스로 구성된다. 도파관 내부에 삽입된 꼬인 형태의 H-plane 아이리스는 단락 스터브와 아이리스 사이의 상호 작용을 최소화하여 RH(Right-Handed) 대역과 LH(Left-Handed) 대역의 밴드 갭을 조절하는 직렬 및 병렬 공진 주파수를 독립적으로 제어할 수 있으므로, 평형 조건을 만족하는 CRLH 도파관의 설계가 가능하다. 설계된 CRLH 도파관 구조의 해석을 위하여 교차 결합된 등가 회로가 제시되었고, 시뮬레이션 및 측정 결과로 부터 차단 주파수 이상에서 RH 대역과 LH 대역 사이에 밴드 갭이 존재하지 않는 평형 조건의 CRLH 전송선 특성을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.121-126
• /
• 2006

본 논문은 9.6kbps 무선 통신용 DSSS CDU방식의 모뎀을 설계 및 제작하였다 개발된 모뎀은 마이크로프로세서에서 신호를 주고받을 수 있도록 범용 인터페이스를 제공한다. 인터페이스는 8비트 데이터버스와 칩 Enable, R/W, 및 인터럽트 핀으로 구성하였다. 송신은 먼저 외부로 8비트 병렬 데이터를 받아 시리얼 데이터로 변환하고 모뎀 내부에서 8 비트 PN-code를 생성하여 Direct Sequence 방식으로 데이터를 76.Bkcps로 확산하여 전송한다 그리고 송수신기의 동기를 위해 8비트 훈련시퀀스를 데이터 프레임 헤드에 첨부하였다. 수신기의 경우 수신된 76.8kcps의 확산된 데이터에서 먼저 PN코드 동기를 찾아낸 후 훈련시퀀스를 이용하여 데이터 동기를 얻어낸다. 이를 위해 Early and Late방식을 이용하였다. 본 논문의 모뎀은 Xilinx FPGA 보드로 구현 및 검증된 후 Hynix $0.25{\mu}m$ CMOS 공정을 이용하여 ASIC 칩으로 제작되었으며, DSSS를 이용한 다중사용자 방식을 사용하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.34-43
• /
• 2008

평판 디스플레이 인터페이스를 위한 OpenLDI 수신기 IP를 설계하고, $0.18-{\mu}m$ high-voltage CMOS 공정을 사용하여 프로토타입 칩을 제작하였다. 수신기 회로는 크게 DLL과 parallelizer로 구성된다. DLL은 클록을 재생하고, Parallelizer는 데이터를 병렬화하여 재생된 클록에 정렬한다. 회로의 입력은 한 개의 클록 채널과 네 개의 데이터 채널로 구성된다. 측정을 통해 $10Mhz{\sim}65Mhz$ 범위의 입력주파수에서 클록을 재생하는 것을 확인하였으며, 이는 한 개 채널당 $70Mbps{\sim}455Mbps$의 속도에, 네 개의 데이터 채널을 모두 사용할 시 $280Mbps{\sim}1.82Gbps$의 속도에 해당한다. 상용 LCD 모니터를 개조하여 제작된 칩을 사용한 영상데이터 전송을 실험하였다. 이때의 클록 주파수는 49Mhz, 소모되는 전력은 코어가 19mW, 출력버퍼가 82.5mW로 측정되었다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.29-35
• /
• 2017

본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다.