• Proceedings of the Korea Society for Simulation Conference
• /
• 1999.04a
• /
• pp.174-178
• /
• 1999

병렬/분산 시뮬레이션은 시뮬레이션의 수행 속도를 높이려는 시도로서 많이 연구되고 있는 분야이다. 기존의 병렬/분산 시뮬레이션 연구에서는 주로 시뮬레이션 속도를 향상시키려는 동기화 기법에 대해 연구의 초점이 맞추어져 왔다. 따라서 전문가가 아니면 병렬 모델을 만들기 매우 힘든 문제점이 있었다. 본 논문에서는 병렬/분산 시뮬레이션을 위한 GUI 기반의 모델링 및 시뮬레이션 환경을 제시한다. 제시된 환경에서는 사용자가 모델기술을 GUI기반으로 쉽게 할 수 있고 병렬 시뮬레이션을 위해 모델을 자동으로 파티션 및 수행 코드를 발생시켜준다. 따라서 비전문가도 쉽게 분산 시뮬레이션을 할 수 있도록 자동화 할 수 있다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.3
• /
• pp.85-90
• /
• 2015

In this paper, anew parallel event-driven logic simulation is proposed. As the proposed prediction-based parallel event-driven simulation method uses both prediction data and actual data for the input and output values of local simulations executed in parallel, the synchronization overhead and the communication overhead, the major bottleneck of the performance improvement, are greatly reduced. Through the experimentation with multiple designs, we have observed the effectiveness of the proposed approach.

• KIPS Transactions on Computer and Communication Systems
• /
• v.8 no.3
• /
• pp.57-64
• /
• 2019

In this paper, an efficient prediction-based parallel simulation method using spatially partial simulation strategy is proposed for improving both the performance of the event-driven gate-level timing simulation and the debugging efficiency. The proposed method quickly generates the prediction data on-the-fly, but still accurately for the input values and output values of parallel event-driven local simulations by applying the strategy to the simulation at the higher abstraction level. For those six designs which had used for the performance evaluation of the proposed strategy, our method had shown about 3.7x improvement over the most general sequential event-driven gate-level timing simulation, 9.7x improvement over the commercial multi-core based parallel event-driven gate-level timing simulation, and 2.7x improvement over the best of previous prediction-based parallel simulation results, on average.

• KIPS Transactions on Computer and Communication Systems
• /
• v.5 no.12
• /
• pp.439-446
• /
• 2016

In this paper, an efficient prediction accuracy enhancement strategy is proposed for improving the performance of the prediction-based parallel event-driven gate-level timing simulation. The proposed new strategy adopts the static double prediction and the dynamic prediction for input and output values of local simulations. The double prediction utilizes another static prediction data for the secondary prediction once the first prediction fails, and the dynamic prediction tries to use the on-going simulation result accumulated dynamically during the actual parallel simulation execution as prediction data. Therefore, the communication overhead and synchronization overhead, which are the main bottleneck of parallel simulation, are maximally reduced. Throughout the proposed two prediction enhancement techniques, we have observed about 5x simulation performance improvement over the commercial parallel multi-core simulation for six test designs.

• Electronics and Telecommunications Trends
• /
• v.13 no.5 s.53
• /
• pp.1-10
• /
• 1998

최근 들어 병렬 컴퓨터 시스템의 설계를 평가하기 위한 컴퓨터 시뮬레이션이 활발하게 연구되고 있다. 본 고는 컴퓨터 시뮬레이션 과정에 포함되는 여러 가지 작업 부하 생성 방법에 대해 살펴본다. 각 방법에 대한 정의, 특징을 살펴본 후 대표적인 구현 사례를 요약해본다. 먼저 분포 구동 시뮬레이션 방법과 이를 위하여 사용되는 시뮬레이션 언어에 대해 살펴본 후, 트레이스를 이용하는 추적 구동 시뮬레이션 방법과 병렬 컴퓨터 시스템용 트레이스를 생성하는 방법에 대해서 알아본다. 마지막으로 최근에 각광 받고있는 수행구동 시뮬레이션 방법과 프로그램 구동 시뮬레이션에 대하여 살펴본다.

• The KIPS Transactions:PartA
• /
• v.10A no.2
• /
• pp.111-122
• /
• 2003

Military wargame simulation models must support the HLA in order to facilitate interoperability with other simulations, and using parallel simulation engines offer efficiency in reducing system overhead generated by propelling interoperability. However, legacy military simulation model engines process events using sequential event-driven method. This is due to problems generated by parallel processing such as synchronous reference to global data domains. Additionally. using legacy simulation platforms result in insufficient utilization of multiple CPUs even if a multiple CPU system is under use. Therefore, in this paper, we propose conversing the simulation engine to an object model-based parallel simulation engine to ensure military wargame model's improved system processing capability, synchronous reference to global data domains, external simulation time processing, and the sequence of parallel-processed events during a crash recovery. The converted parallel simulation engine is designed and implemented to enable parallel execution on a multiple CPU system (SMP).

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2017.01a
• /
• pp.39-40
• /
• 2017

소나 영상 시뮬레이션은 실시간 처리를 위해 병렬처리를 사용하여 연산성능을 증대시키고 있다. 하지만 모듈 간 병렬처리, 영상처리 알고리즘, 방대한 데이터 처리와 같은 시뮬레이션에 적용되는 작업은 성능향상을 위한 최적의 연산장치와 병렬처리 기법이 달라 실시간 처리를 위한 최적화가 어렵다. 본 논문에서는 효율적인 소나 영상 시뮬레이션의 개발을 위해 연산장치 및 병렬처리 기법에 따른 기술을 분류하고 실제 적용된 사례들을 소개한다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.5
• /
• pp.147-152
• /
• 2015

In general, there are two synchronization methods in parallel event-driven simulation, pessimistic approach and optimistic approach. In this paper, we propose a new approach, sporadic synchronization combining both for prediction-based parallel event-driven logic simulation. We claim this hybrid solution is pretty effective to minimize both checkpoint overhead and restart overhead, which are related problems with frequent false predictions for improving the performance of the prediction-based parallel event-driven logic simulation. The experiment has clearly shown the advantage of the proposed approach.

• Journal of KIISE:Computing Practices and Letters
• /
• v.5 no.2
• /
• pp.196-208
• /
• 1999

본 논문에서는 시뮬레이션 속도 향상을 위하여 VHDL(Very high speed integrated circuit Hardware Description Language)로 기술된 디지털 회로 시뮬레이션을 위한 병렬 분산 VHDL 시뮬레이터(Parallel Distributed VHDL Simulator : PDVS)를 개발한다. 개발된 프로그램을 대규모 병렬 프로그래밍 환경에서도 수행될 수 있도록 하기 위해서 표준 통신 라이브러리인 MPI(Message Passing Interface)를 이용하여 구현된다. PDVS 의 전체적인 시스템구성도, PDVS 에 사용된 시뮬레이션 프로토콜, 전역가상시간 계산 메카니즘 및 논리적 프로세스의 내부 구성요소들간의 관계와 PDVS의 제어 흐름도를 제시한다. 그리고 본 연구에서는 병렬 분산 시뮬레이션의 병렬성 정도를 분석하기 위하여 디지털 회로의 크기 변화와 처리되는 사건수(grain size)의 변화에 따른 성능 결과를 제시한다. 이 연구에서 4배크기의 디지털 회로를 적용한 경우는 프로세서를 12개 사용할 때에 8배의 속도향상을 얻었다. 그리고 처리되는 사건의 수가 200인 경우는 프로세서를 32개 사용할 때에 12배의 속도향상을 얻었다. 또한 동일한 방법을 SGI Origin 2000, Cray T3e 및 IBM SP2에 적용함으로서 그 성능의 간접적인 비교결과도 제시한다.

• Journal of the Korea Society of Computer and Information
• /
• v.26 no.1
• /
• pp.11-17
• /
• 2021

In this paper, we demonstrate a performance boost by parallelizing a purely functional bisimulation algorithm on a multicore processor machine. The key idea of this parallelization is exploiting the referential transparency of purely functional programs to minimize refactoring of the original implementation without any parallel constructs. Both original and parallel implementations are written in Haskell, a purely functional programming language. The change from the original program to the parallel program is minuscule, maintaining almost original structure of the program. Through benchmark, we show that the proposed parallelization doubles the performance of the bisimulation test compared to the original non-parallel implementation. We also shaw that similar performance boost is also possible for a memoized version of the bisimulation implementation.