• 한국통신학회논문지
• /
• 제30권5C호
• /
• pp.371-381
• /
• 2005

본 논문에서는 동영상의 실시간 부/복호화를 위한 하드웨어 기반의 CAVLC 엔트로피 부/복호화기 구조를 제안한다. H.264/AVC의 무손실 압축 기법인 내용기반 가변길이 부호화(Context-based Adaptive Variable Length Coding)는 이전 표준의 기법과 다른 알고리즘을 채용하여 높은 부호화 효율과 복잡도를 가지고 있다. 이를 하드웨어 구조로 설계하기 위하여 메모리 재사용 기법을 적용하여 리소스를 최적화 하였으며, 지금까지 제시된 여러 엔트로피 부/복호화 구조 중 휴대용 기기에 적합한 성능 대비 리소스를 가지는 구조를 선택하고 이를 병렬 처리 구조로 설계하여 부호화 성능을 향상시켰다. 구현된 전체 모듈은 Altera사의 Excalibur 디바이스를 이용하여 검증하고 삼성 STD130 0.18um CMOS Cell Library를 이용하여 합성 및 검증하였다. 이를 ASIC으로 구현할 경우 부호화기는 150Mhz 동작주파수에서 CIF 크기의 동영상을 초당 300프레임 이상 처리하며 복호화기는 140Mhz 동작주파수에서 CIF 크기의 동영상을 초당 250 이상 처리할 수 있다. 본 결과는 하드웨어 기반의 H.264/AVC 실시간 부호화기와 복호화기를 설계하기에 적합한 하드웨어 구조임을 보여준다.

• 한국통신학회논문지
• /
• 제18권6호
• /
• pp.871-880
• /
• 1993

전통적인 2진 가산규칙은 올림수를 발생시키고 MSB까지 올림수 전달이 발생하므로 직렬가산을 수행한다. 따라서 2진 가산에서 올림수 전달은 광의 병렬성을 최대한으로 이용할 수가 없다. MSD 수체계를 사용한 평가산기는 전통적인 2진 가산에서 발생하는 연속적인 올림수 전달을 제한하도록 제안되었다. 그러나 MSD 수체계는 MSD의 3가지 디지트를 표현하기 위하여 3가지 다른 상태로 부호화해야 한다. 본 논문에서는 SS방법을 사용하여 2-비트 가산규칙에 근거한 광병렬 가산기의 구성을 제안한다.

• 한국통신학회논문지
• /
• 제30권6C호
• /
• pp.442-449
• /
• 2005

최근 터보 부호에 비해서 구현시 복잡하지 않고, 높은 부호화율에서 거의 샤논 이론에 접근하는 Turbo Product Code(TPC)에 대해 관심이 고조되고 있다. 본 논문에서는 초고속 통신 시스템에 적용하기 위한 고속 TPC 복호를 위한 세가지의 알고리즘을 제안하는 바이다. 첫째로, 기존의 Turbo Product code 복호기에서 row과 column을 직렬로 복호를 하지 않고 복호 구조가 병렬로 동작하는 Turbo Product code 복호기를 제안한다. 둘째로 반복 중지 알고리즘을 제안하고 마지막으로, P-Parallel 알고리즘을 통해 P rows와 P columns을 병렬로 처리하여 복호한다. 모의 실험을 한 결과 기존의 방식에 비해 복호 지연이 줄어들고 성능면에서 직렬 방식과 거의 비슷한 성능이 나타난다. 또한 고속알고리즘을 바탕으로 VHDL모델링을 하였으며, 이를 timing 시뮬레이션 하여 메모리 요구량 및 복호 속도 향상도를 분석하였다.

• 정보처리학회논문지B
• /
• 제11B권6호
• /
• pp.653-660
• /
• 2004

객체지향 분석-합성 부호화는 일련의 영상들을 여러 개의 동 객체로 분할한 후 각 객체의 움직임을 추정하고 보상한다. 그것은 각 객체에 있는 움직임 정보를 추정하기 위해 변환 파라미터 기법을 적용하는데 이때 변환 파라미터 기법은 그레디언트 연산자를 사용하기 때문에 매우 복잡한 계산이 요구된다. 본 논문의 목적은 객체지향 분석-합성 부호화에서 계층적 구조를 사용한 효율적인 변환파라미터 기법을 개발하는 것이다. 이러한 목표를 달성하기 위해 본 논문은 계층적 구조를 사용한 하이브리드 변환파라미터 추정 방법과 적응형 변환 파라미터 방법의 두 가지 알고리듬을 제안한다. 전자는 파라미터 검증 방법을 사용하는데 원 영상을 1/4로 축소한 저해상도 영상에서 파라미터 검증 처리 방법에 의해 6-파라미터 또는 8-파라미터로 추정한다. 후자는 동일한 계층적 방법을 적용한 다음 변환 파라미터를 적응적으로 추정하기 위해 temporal co-occurrence 행렬에 기반 한 움직임 량을 측정하는 움직임 판단기준을 사용한다. 이러한 방법은 고속이며, 병렬처리 기법을 사용할 경우 쉽게 하드웨어로 구현할 수 있는 이점이 있다. 이론 분석 및 모의시험 결과 제안한 방법이 기존 방법에 비해 약 1/4 정도로 월등한 계산량 감축을 얻을 수 있었으며, 아울러 제안한 방법들에 의해 복원된 신호대 잡음비는 6-파라미터와 8-파라미터 추정 방법에 의해 복원된 결과들 사이에 있음을 보여 준다.

• 한국콘텐츠학회논문지
• /
• 제9권2호
• /
• pp.1-9
• /
• 2009

본 논문은 H.264/AVC 부호화기의 실시간 동영상 부호화를 위한 하드웨어 구현과정 중 파이프라인 구조의 병렬 처리로 인한 데이터 부재문제의 해결방안을 제시하였다. 참조 소프트웨어(JM)의 움직임 추정 연산은 순차적인 처리가 가능하기 때문에 모든 데이터가 유효하지만, 파이프라인 구조로 하드웨어를 구현시 데이터가 병렬적으로 처리되므로 이전데이터가 유효하지 않은 경우가 발생한다. 본 논문에서는 MVp 연산시의 부재되는 데이터 문제를 해결하였다. 제안된 방법은 유효하지 않은 주변블록의 데이터(MV)로 인한 화질저하를 최소화하기 위하여 유효하지 않은 MV를 대신하여, 정수화소 움직임벡터, MVp(Motion Vector Predictor), MVcol(Motion vector of the Co-located block)을 사용하는 방법이다. BDPSNR로 실험 결과 같은 주제로 이전에 연구된 Huang[7]의 실험결과에 비하여 최대 QCIF영상에서 0.555dB, CIF 영상에서 0.834dB의 성능향상을 나타내고 있다.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1248-1255
• /
• 2012

본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

• 한국통신학회논문지
• /
• 제41권2호
• /
• pp.163-171
• /
• 2016

고속으로 주행하는 열차의 정확한 위치를 차상에서 검지하기 위해서는 지상에 설치된 트랜스폰더 태그로부터 위치정보를 정확하고 신속하게 수신하는 것이 필수적이다. 본 논문에서는 고속용으로 개발중인 트랜스폰더시스템의 텔레그램 적용을 위해 텔레그램 복호화(decoding) 속도를 개선하기 위한 병렬 디스크램블링 기법을 제안하였다. 텔레그램은 유저 데이터를 스크램블링(scrambling)하는 부호화(encoding) 과정을 거쳐 트랜스폰더 태그에 저장되므로, 트랜스폰더 리더가 유저 데이터를 복호화(decoding)하는 과정에서 디스크램블링(descrambling)이 필수적이다. 본 논문에서는 디스크램블링 시프트 레지스터 회로 구조 분석을 통해 텔레그램의 병렬 디스크램블링 기법을 제안하고, 제안된 기법을 사용할 경우 기존 방식에 비해 필요 클락 수를 현저히 낮출 수 있음을 보였다.

• 대한전자공학회논문지TC
• /
• 제47권11호
• /
• pp.36-42
• /
• 2010

이 논문은 유클리드 기하학과 Circulant Permutation Matrices에서 병렬 구성을 기반으로 하는 Quasi-cyclic Low-density parity-check (QC-LDPC) 코드의 생성을 위한 하이브리드한 접근방식을 나타낸다. 이 방법으로 생성된 코드는 넓은 둘레(Large Girth)와 저밀도(Low Density)를 가진 규칙적인 코드로 나타내어진다. 시뮬레이션 결과는 이 코드들이 반복 복호(Iterative Decoding)를 통해 좋은 성능을 갖는것과 부호화되지 않은 시스템에서 좋은 코딩 이득을 달성하는 것을 보인다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.47-51
• /
• 2009

본 논문은 다중 입력을 가진 터보 코드 구조에 대한 연구로서 tail-biting 기법에서 효율적으로 Latency를 줄이는 터보 부호 알고리즘 및 하드웨어를 제안하였다. Mobile WiMAX 및 DVB-RCS 등에 적용된 이중 입력 터보 부호기의 고유 특성을 이용, 병렬 처리 하드웨어로 구현한 결과 tail-biting 기법을 위해 필요한 Latency를 기존 대비 약 47%로 줄이는 동시에 파워 소모량도 감소를 시켰다.

• 대한전자공학회논문지TC
• /
• 제38권8호
• /
• pp.1-10
• /
• 2001

본 논문에서는 전송 분야 뿐만 아니라 interconnection 분야에서 사용할 수 있는 새로운 선로 부호를 제안한다. 제안된 선로 부호는 1 비트의 잉여(redundancy) 비트를 사용하면서도 선로 부호가 갖는 기본적인 특징을 보장하며, interconnection 분야에서 필요한 byte 또는 frame 동기를 위한 직렬 동기 패턴 제공, 특수 문자 또는 in-band signaling을 제공한다. 8비트 이상의 병렬 데이터를 부호화 하거나 직렬 비트 스트림(steam)으로 전송하기 쉽게 하여 주는 제안된 NIBI 부호 생성 알고리즘, 복호 알고리즘 및 부호 성능에 대해서 기술한다.