• 전자공학회지
• /
• 제20권7호
• /
• pp.104-114
• /
• 1993

본 연구 개발에서는 계속적으로 그 필요가 증가하는 대규모 계산을 위한 슈퍼급의 성능을 가지는 병렬처리 시스템의 구현, 구축을 목표로 하고 있다. 우리는 슈퍼급의 컴퓨터 시스템을 개발하기 위해 최신의 i860 프로세서를 사용한 단위컴퓨터를 설계, 제작하여 최대 40 MFLOPB의 성능을 가지는 단위 컴퓨터를 구현하였고, 8개의 단위컴퓨터를 연결하여 320MFLOPS컴퓨터를 개발하였다. 최종 목표는 128개의 단위 컴퓨터를 연결하여 5 GFLOPS 최대 계산능력을 갖는 7차원 하이퍼큐브 컴퓨터 시스템 KAICUBE-860을 구성하고자 한다. 대부분의 사람들은 그 생각방식이나 행동형태가 순차적인 구조를 가지고 있기 때문에 병렬적인 프로그램의 개발이 쉽지가 않고 때문에 사용자로 하여금 보다 쉽게 병렬시스템에 접근할 수 있도록 사용자 환경을 적절히 구축하여야만 한다. 따라서 우리의 최종 목표는 슈퍼급 성능의 병렬 처리 시스템이고 그 사용 방법은 보통순차적 컴퓨터를 사용하듯이 간단한 사용자 환경을 제공하는 시스템이다. 이를 위해 시스템 소프트웨어와 사용자 환경을 계속 개발 중에 있다.

• 전기의세계
• /
• 제34권8호
• /
• pp.489-496
• /
• 1985

VLSI기술의 독특한 특징들은 이에 맞는 VLSI 지향적 아키텍쳐를 요구하게 된다. 이러한 아키텍쳐들은 영상신호 처리에 있어 중요한 실시간 처리를 위한 병렬처리 및 pipeline처리에도 잘 조화되어 고속영상신호 처리를 위한 시스템에서 VLSI기술이 필수적으로 사용 되어야 함을 알 수 있다. 현재 고속 영상신호 처리를 위한 VLSI 구조로 화면의 병렬성에 근거를 둔 CLA(Cellular Logic Array) 및 이의 단점을 보완한 피라밋 구조가 활말히 연구되고 있으나 거대한 양의 하드웨어 및 주변 시스템의 요구로 그 규모가 방대하여 지는 흠이 있다. 이에 반하여 화소 Kernel의 병렬성에 근거를 두는 pixel-kernel 프로세서는 영상신호 데이타의 공간의존성의 기본 단위인 Kernel을 병렬처리하고 그 거대성 및 균일성은 Pipeline 처리를 함으로써 비교적 작은 하드웨어로 높은 성능을 얻을수 있다. 또한 기존 영상 Sensor 로부터의 데이타 흐름을 중단 시키지 않고 처리할 수 있으며 기본 프로세서의 다양한 조합 방법에 의해 시스템 구조상의 유연성을 갖는다. 따라서 로보트 등의 실제적인 응용분야에서 후자의 구조가 효율적으로 사용될 것으로 전망된다. 앞으로 효과적인 pixel-Kernel 프로세서의 개발을 위해 PKF 계산구조의 연구와 함께 효과적인 Kernel 병렬성을 실현할 수 있는 VLSI 지향적 구조의 개발이 요구된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (B)
• /
• pp.13-15
• /
• 2001

최근 병렬 시스템을 이용하여 공간 조인의 성능 방안에 연구가 진행되고 있다. 그렇지만 프로세서의 수가 증가할수록 병렬 처리에 의한 프로세서의 효율성은 급격히 떨어진다. 이것은 병렬 공간 조인을 수행할 경우 순차 공간 조인 보다 디스크 병목 현상과 메시지 전송 오버헤드가 심하게 발행하기 때문이다. 이 논문에서는 공유 디스크 구조에서 다중 프로세서의 디스크 동시 접근으로 인한 병목 현상을 환화하고, 메시지 전송을 최소화하기 위한 태스크 할당 기법을 제안하였다. 제안한 태스크 할당 기법을 두 가지 공간 조인 방법에 각각 적용하여 디스크 접근 횟수와 메시지 전송 횟수의 감소 효과를 실험으로 평가하였다. MIMD 구조 및 공유디스크 방식의 병렬 시스템에서의 다양한 실험에서 이 논문에서 제안한 준동적 태스크 할당 기법이 정적 할당과 동적 할당 기법에 비해 우수함을 보였다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2000년도 추계공동학술대회논문집
• /
• pp.483-489
• /
• 2000

슈퍼컴퓨터는 여러 분야에서 많이 이용되고 있으며 특히 과학과 공학 분야에서 해결하려는 응용문제들은 더욱 빠른 컴퓨터에 대한 요구가 보다 많아지고 있다. 이미 단일 프로세서로는 그 요구를 충족시킬 수 없으며 따라서 병렬처리 기법의 도입이 불가피하다. 컴퓨터는 하드웨어만으로 모든 것이 해결되지 않는다. 하드웨어적인 특징을 극대화할 수 있는 알고리즘과 프로그램 등 소프트웨어 개발이 필수적이다. 본 논문에서는 아주 큰 행렬의 극한의 고유치(extreme eigenvalue)를 구하는 란초스(Lanczos) 알고리즘, 또한 아주 큰 선형시스템의 해를 구하는 GMRES방법에 대하여 병렬알고리즘을 제안하고 message-passing 병렬처리 컴퓨터에서 얼마나 효과적으로 수행할 수 있는지 분석한다. 초병렬 컴퓨터(MPP)인 Cray T3E는 128개의 PE(Processing Element)로 구성되어 있는데 사용하는 PE의 수에 따라 병렬알고리즘의 성능분석을 하였다.

• 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
• /
• 한국정보과학회언어공학연구회 1999년도 제11회 한글 및 한국어 정보처리 학술대회
• /
• pp.150-155
• /
• 1999

다국어를 이용한 통계적 자연어 처리의 연구가 진행됨에 따라 병렬 말뭉치의 중요성이 대두되고 있다. 그러나 여러 가지 제약점으로 인하여 현재 이용 가능한 한국어 병렬 말뭉치가 드문 상황이다. 월드 와이드 웹 상에는 다양한 언어로 번역된 문서들이 있으며 이를 병렬 말뭉치로 구축, 활용한다면 말뭉치의 희소성으로 인한 문제를 해결할 수 있다. 본 논문에서는 웹 상에서 번역문서 후보를 추출한 다음 HTML 문서 구조를 비교하여 번역문서인지를 판별하고 문장 단위 정렬을 이용하여 병렬 말뭉치로 구축하는 방법을 제시한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.241-242
• /
• 2007

병렬형 마일드 HEV(Hybrid Electric Vehicles)는 동력변환과정이 적어 구동계 전체의 효율이 직렬형에 비해 우수하고 다양한 구조를 가질 수 있으며 기존차량에 적용하기 쉽다는 장점이 있으나 구조 및 제어가 복잡하다. 따라서 병렬형 마일드 HEV의 성능을 예측하고 적절한 제어기를 설계하기 위해서는 구성요소의 종류 및 규격과 제어전략에 따른 HEV의 성능을 해석할 수 있는 체계적인 방법이 필요하다. 따라서 본 논문에서는 Simulink 소프트웨어를 이용한 모듈화 모델링에 의하여 병렬형 HEV의 구성요소를 모델링하고 이로부터 병렬형 HEV의 성능해석 및 운전제어전략의 특성을 비교할 수 있도록 한다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.278-285
• /
• 2011

본 논문에서는 DVB-S2 표준안에서 권고되고 있는 irregular LDPC 부호의 다양한 부호화율에서 부호화 방식 및 복호화 방식에 대해 살펴보고 이에 대한 성능분석을 하였다. 또한 이의 구현에 있어서 효율적인 메모리 할당 및 이에 따른 구현 방법에 대해 연구하였다. LDPC 복호기를 구현하는 방안에는 직렬, 부분병렬, 완전병렬 방식이 있으며, 부분병렬방식이 하드웨어 복잡도와 복호속도를 절충하는 방안이다. 따라서 본 논문에서는 부분병렬 구조를 기반으로 하는 LDPC 복호기의 메모리 설계에서 효율적인 체크노드, 비트노드, LLR 메모리의 구조를 제안하고저 한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권10호
• /
• pp.337-342
• /
• 2015

이 논문에서는 소수 추출 방법인 Sieve of Eratosthenes 알고리즘을 병렬화하여 실행 시간과 에너지 소모 면에서 개선된 효과를 얻고자 실험을 진행하였다. 성능 개선을 위해 부하 균등화를 정교하게 조절하도록 파이프라인 작업 방식을 도입하였고, 멀티코어 컴퓨터 클러스터에 하이브리드 병렬 프로그래밍 모델을 활용하여 효과를 높였다. 소규모 컴퓨터 클러스터와 저전력 컴퓨터에서 구현, 실험한 결과 이전 방식보다 연산 속도가 향상되었고, 에너지 사용량도 감소함을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제5권2호
• /
• pp.196-208
• /
• 1999

본 논문에서는 시뮬레이션 속도 향상을 위하여 VHDL(Very high speed integrated circuit Hardware Description Language)로 기술된 디지털 회로 시뮬레이션을 위한 병렬 분산 VHDL 시뮬레이터(Parallel Distributed VHDL Simulator : PDVS)를 개발한다. 개발된 프로그램을 대규모 병렬 프로그래밍 환경에서도 수행될 수 있도록 하기 위해서 표준 통신 라이브러리인 MPI(Message Passing Interface)를 이용하여 구현된다. PDVS 의 전체적인 시스템구성도, PDVS 에 사용된 시뮬레이션 프로토콜, 전역가상시간 계산 메카니즘 및 논리적 프로세스의 내부 구성요소들간의 관계와 PDVS의 제어 흐름도를 제시한다. 그리고 본 연구에서는 병렬 분산 시뮬레이션의 병렬성 정도를 분석하기 위하여 디지털 회로의 크기 변화와 처리되는 사건수(grain size)의 변화에 따른 성능 결과를 제시한다. 이 연구에서 4배크기의 디지털 회로를 적용한 경우는 프로세서를 12개 사용할 때에 8배의 속도향상을 얻었다. 그리고 처리되는 사건의 수가 200인 경우는 프로세서를 32개 사용할 때에 12배의 속도향상을 얻었다. 또한 동일한 방법을 SGI Origin 2000, Cray T3e 및 IBM SP2에 적용함으로서 그 성능의 간접적인 비교결과도 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.484-485
• /
• 2014

최근 산업계에 적용되는 인버터의 경우 그 용량이 수MVA에서 수십MVA에 이르기까지 그 시스템이 점차 고압 대용화 되어가는 추세이다. 단일 인버터로 용량을 확대하기 위해서는 적용 가능한 Power소자의 한계가 있을 뿐 아니라 제품개발 기간과 제품라인업의 효율성을 증대하기 위해 기존의 인버터를 이용한 병렬운전 방법이 보다 효과적일 수 있다. 고압인버터의 병렬 운전을 위해서는 두 단위 인버터의 출력전압이 그 크기와 위상이 동일해야 하고 그에 따라 동일한 출력전류가 병렬 리액터를 거쳐 모터로 유입되어야 한다. 본 논문에서는 실제 6600V 5MVA 인버터 2Set를 병렬 시스템으로 구성하였으며 인버터 출력전압 동기 알고리즘을 구현하고 그 타당성을 시험을 통해 검증하였다.