• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.58-59
• /
• 2016

본 논문에서는 3상 2-병렬 PWM 컨버터의 단일 스위치 개방 고장 시 고장 허용 제어 방법과 그에 따라 발생하는 순환전류를 저감하는 연구를 진행 하였다. PWM 컨버터의 스위치 개방 고장은 DC단 전압 맥동과 계통 측 전류의 왜곡을 유발하며 이는 고장허용제어를 통해 개선 가능하다. 하지만 고장허용제어를 병렬형 PWM 컨버터에 적용하는 경우에는 컨버터의 비동기적인 스위칭으로 발생된 순환 전류 때문에 기존의 방법을 적용 할 수 없다. 따라서 본 논문에서는 2-병렬 PWM 컨버터의 스위치 개방 고장 허용제어에 따른 순환전류 저감에 대한 연구를 진행하였다. 연구한 내용은 시뮬레이션을 통해 확인하였다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2018.07a
• /
• pp.1-2
• /
• 2018

해상 선박의 안전을 위해 해저의 객체 및 장애물의 정확한 탐지를 위해 해저환경에서 감쇠현상이 비교적 적은 음파 기반의 소나가 널리 활용된다. 그러나 기존의 소나 영상 시뮬레이션은 고해상도의 영상, 잡음 처리, 해저지형과 객체 데이터 등의 방대한 데이터 처리로 인해 물체 탐지 및 식별을 위한 처리속도와 비용이 크게 증가한다. 이러한 문제를 최소화하기 위해서 해저지형, 객체 생성과 잡음 처리 모델을 Multi-Threading, SIMD 등 병렬처리를 적용하여 처리속도를 최적화 한다. 본 논문에서는 혼합된 병렬처리 방법을 적용하여 소나를 기반으로 해저 환경 시뮬레이션을 위한 모의 신호를 생성하는 성능을 향상시킨다. 병렬처리로 인해 개선된 성능을 순차처리에 따른 속도와 실험적으로 비교한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10b
• /
• pp.472-474
• /
• 1998

병렬 객체를 이용한 소프트웨어의 개발시, 병렬성에서 기인한 경쟁 조건의 만족 여부나 교착 상태, 기아 상태 등의 오류를 모델의 검증을 통하여 개발의 초기 단계에 발겨하고 수정하는 것은 개발의 효율성을 높일 수 있다. 이러한 병력 객체모델의 검증을 위해서는 객체간의 상호 메시지 교환과 동적 행위를 기술할 수 있는 모델링 언어가 필요하며, 검증하고자 하는 속성을 기술하기 위한 방법이 요구된다. 본 연구에서는 시스템의 모델링을 위해 SPIN에서 사용되는 PROMELA를 쓰레드 기반의 객체 모델링 언어인 SPIN++로 확장하고, 속성의 기술을 위해 확장된 선형 시제 논리를 제안하였으며, 유한 상태에서는 모델 검사(model checking) 도구인 SPIN을 이용하여 검증하는 방법을 제시하고자 한다. 이러한 연구를 통하여 병렬 객체 모델의 정형적인 검증을 수행할 수 있으며, 시스템 개발의 효율성을 높이는 데 도움을 줄 수 있다.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2002.05a
• /
• pp.435-441
• /
• 2002

전력시스템 등, 산업 전반의 많은 분야에 최적화 문제가 산재해 있다. 또한 이러한 최적화 문제를 해결하기 위한 많은 연구가 있었다. 특정 응용에 국한되지 않고 모든 응용에 적용 가능한 메타휴리스틱 알고리즘은 그 중 많은 비중을 차지하고 있으며, 가장 대표적인 방법은 유전알고리즘과 타부 탐색이다. 그러나 최적화 문제에 속하는 많은 문제들이 탐색공간이 방대하고 많은 제약이 존재하는 대규모 최적화 문제로서 기존의 메타휴리스틱 기법들을 그대로 이용해서는 빠른 시간 내에 최적의 해를 찾아내기 힘들다 본 논문에서는 대규모 최적화 문제의 하나인 발전기 기동정지 계획 문제를 해결하기 위하여 유전알고리즘과 타부탐색을 적용하고 그 성능을 분석한다. 그리고 각 방법을 병렬화하여 수행함으로써 병렬화를 통하여 시간상의 이득과 함께 부가 효과로서 집중화와 다각화의 효과를 얻을 수 있음을 보여준다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.26-27
• /
• 2017

본 논문은 병렬로 운전되는 컨버터의 출력 전류 맥동을 감소시키기 위한 선택적 위상 지연 구동 방법을 제안한다. 병렬로 운전되는 컨버터는 부하의 크기 및 운전하는 컨버터의 개수에 따라 그 효율이 달라지므로, 기동되는 컨버터의 개수를 가변하여 운전하는 것이 효율적이다. 또한 전류의 맥동을 저감하기 위해서 일정한 위상 차이를 가지도록 제어하는 인터리브드 운전 기법이 널리 사용되고 있다. 따라서 병렬 운전되는 컨버터의 출력전류 맥동을 저감시키기 위해, 운전되는 컨버터의 개수에 따라 위상 간격을 조정해야 할 필요성이 있다. 본 논문에서는 구동되는 컨버터의 개수에 따라 위상 간격을 제어하여 출력전류의 맥동을 저감하는 기법을 제안한며, 실험을 통해 제안된 알고리즘을 검증한다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.945-946
• /
• 2007

여러 가닥의 병렬선재에 전류가 흐를 때 각 가닥에 흐르는 전류가 균일한지 알아보기 위해 각 선재의 흐르는 전류를 측정하는 방법으로 홀센서를 이용한 비 접촉식 측정 방법이 있다. 홀센서를 이용하여 전류를 측정하기 위해 4가닥의 병렬선재를 구성하고 일정한 위치에서 자장을 측정하기 위해 센서 홀더를 제작 하였다. 선재에 전류를 흘려주어 발생되는 자장을 홀센서로 측정하였고, 측정된 자장 값을 통해 행렬식을 만들었다. 완성된 행렬식을 이용하여 각 선재에 흐르는 전류 값을 계산하고, 실제 각 선재에 흐르는 전류 측정값과 비교하여 병렬선재에서의 전류분류의 비접촉 측정의 가능성을 살펴본다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.21 no.3
• /
• pp.3-9
• /
• 2011

In this paper, we propose workload partitioning methods in parallelizing AES-CCM which is proposed as the wireless encryption and message integrity standard IEEE 802.11i. In parallelizing AES-CCM having data dependency, synchronizations among processors are required, and multi-core processors have a very large range of synchronization performance. We propose and compare the performance of various workload partitioning methods by considering both the computational characteristics of AES-CCM and the synchronization overhead.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1908-1922
• /
• 1998

본 논문은 논리언어 프로그램의 효율적인 클로즈(Clause) 인덱싱을 위한 컴파일 기법에 대한 체계적인 접근방법을 제시한다. 본 접근방법의 핵심으로서 노드당 평균 병렬도와 클로즈 수행시도(clause trial) 횟수를 정확하게 나타낼 수 있는 기법으로서 인덱싱트리(Indexign Tree)를 제안한다. 인덱싱트리는 인덱싱 수행 시에 인덱싱을 위한 지시어(Instruction)의 수행 결과로 프로그램으 컨트롤이 실패처리코드로 이동하는 경우도 정량적으로 나타내 준다. 인덱싱트리를 사용하여 논리 프로그램을 위한 대표적인 가상머신인 WAM(Warren Abstract Machine)을 분석한 결과, WAM에서 사용하는 인덱싱 기법이 논리 프로그램의 병렬 처리에 있어 탐색트리의 병렬도를 감소시키며, 또한 스케쥴링의 효율성을 저하시키는 결점을 내포하고 있음을 발견할 수 있었다. 이러한 결점을 해결하기 위하여 본 논문은 플랫 인덱싱이라는 새로운 인덱싱 기법을 제안하고 이것을 실제 논리언어 컴파일러에 구현하여 측정한 향상 및 분석 결과를 보여준다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.5
• /
• pp.1172-1184
• /
• 1998

ILP(Instruction Level Parallelism) processors use code reordering algorithms to expose parallelism in a given sequential program. When applied to a loop, this algorithm produces a software-pipelined loop. In a software-pipelined loop, each iteration contains a sequence of parallel instructions that are composed of data-independent instructions collected across from several iterations. For vector loops, however the software pipelining technique can not expose the maximum parallelism because it schedules the program based only on data-dependencies. This paper proposes to schedule differently for vector loops. We develop an algorithm to detect vector loops at object code level and suggest a new vector scheduling algorithm for them. Our vector scheduling improves the performance because it can schedule not only based on data-dependencies but on loop structure or iteration conditions at the object code level. We compare the resulting schedules with those by software-pipelining techniques in the aspect of performance.

• Journal of KIISE:Databases
• /
• v.32 no.5
• /
• pp.558-566
• /
• 2005

The XML is the new standard fir data representation and exchange on the Internet. In this paper, we describe a new approach for evaluating a path-oriented query against XML document. In our approach, we propose the Parallel Match Indexing Fabric to speed up evaluation of path-oriented query using path signature and design the parallel match algorithm to perform a match process between a path signature of input query and path signatures of elements stored in the database. To construct a structure of the parallel match indexing, we first make the binary tie for all path signatures on an XML document and then which trie is transformed to the Parallel Match Indexing Fabric. Also we use the Parallel Match Indexing Fabric and a parallel match algorithm for executing a search operation of a path-oriented query. In our proposed approach, Time complexity of the algorithm is proportional to the logarithm of the number of path signatures in the XML document.