• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.3_4
• /
• pp.117-129
• /
• 2003

In this paper, we propose advanced parallel join algorithm to efficiently process join operation on hypercube systems. This algorithm uses a broadcasting method in processing relation R which is compatible with hypercube structure. Hence, we can present optimized parallel join algorithm for that hypercube structure. The proposed algorithm has a complete solution of two essential problems - load balancing problem and data skew problem - in parallelization of join operation. In order to solve these problems, we made good use of the characteristics of clustering effect in the algorithm. As a result of this, performance is improved on the whole system than existing algorithms. Moreover. new algorithm has an advantage that can implement non-equijoin operation easily which is difficult to be implemented in hash based algorithm. Finally, according to the cost model analysis. this algorithm showed better performance than existing parallel join algorithms.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.11 no.8
• /
• pp.764-770
• /
• 2001

In this paper, we propose a novel PCI bus based parallel fuzzy inference system for transferring and inferencing the large volumes of fuzzy data in high speed. For this, the PCI 9050 interface chip is used to connect a local bus design as a PCI target core using FPGA to the PCI bus. We design and implement the PCI target core by using VHDL to be processed in parallel by considering the points of parallelyzing each element of the membership functions and each block of the condition and/or consequent parts. The proposed system can be used in a system requiring a rapid inference time in a real-time system or pattern recognition on the large volume of satellite images that have many inference variables in the condition and consequent parts.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.715-717
• /
• 1998

인터넷이 급속도로 발전하여 이러한 환경에서 네트워크 연결된 여러 호스트들의 자원을 이용하는 시도가 활발하게 이루이지고 있다. 본 논문은 이러한 환경에서 의뢰인-병렬처리서버-작업자 구성을 이용하여, 작업자 애플릿을 임의의 호스트에 분산시키고, 대량의 연산 수행을 지닌 작업을 배분하여 수행시틴 뒤, 그 결과를 의뢰인에게 보여주는 WWW기반 자바 병렬 시스템의 설계 및 구현에 관하여 기술한다. 성능 향상을 위해서 자바의 원격 메소드 호출(Remote Method Invocation)을 이용한 애플릿간 통신 메커니즘을 구현하고, 작업자의 결과를 의뢰인에게 서버를 거치지 않고 곧바로 보내도록 한다. 또한 각 작업자마다의 성능비를 분석하여 태스크들을 할당하는 방법을 통해 작업 시간을 단축시킨다. 이 시스템에 연산 수행량이 많은 프랙탈 이미지 처리 작업을 배분하여 수행시키고, 작업 태스크의 크기에 따른 수행성능과 작업 배분방법에 따른 수행성능을 측정하여 그 결과를 비교, 제시한다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.501-504
• /
• 2000

근본적으로 방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 시스템의 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 방대한 양의 데이터를 실시간으로 처리할수 있는 병렬 신호처리보드를 설계 및 구현하였다. 이 보드는 DSP칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface Port)포트를 통해 다른 DSP칩의 지역메모리를 액세스 할수 있다. 또한 외부의 호스트 프로세서가 보드 내의 DSP칩에 프로그램을 다운로딩 할수 있다. 보드간의 통신은 PCI 버스를 통하여 이루어지며, DSP칩간의 통신과 DSP칩과 그의 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 보드에서 가장 핵심인 DSP-to-PCI제어기는 하드웨어 언어인 VHDL로 설계하였으며, 시뮬레이션 환경은 Synopsys ＆ ALTERA MaxplusⅡ를 사용하여 검증하였으며, 최종적으로 CPLD(Complex Programable Logic Device)칩을 사용하여 구현하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.753-755
• /
• 1999

본 논문에서는 동영상에서 움직임 벡터를 찾는 방법 중의 하나인 BMA(Block Matching Algorithm)를 워크스테이션 클러스터(cluster of workstations) 환경하에서 구현하고 이에 대한 성능 분석 모델을 제시한다. 동영상에서 움직임 벡터를 찾는 BMA는 영상처리 및 컴퓨터 비전 분야에서 널리 사용되는 방법으로 병렬화를 통해 처리 속도를 단축시킬수 있는 알고리즘이다. 그러나 워크스테이션 클러스트 환경하에서는 데이터의 분할 및 각 노드간의 통신방법에 따라서 전체적인 성능에 많은 영향을 미친다. 따라서 본 논문에서는 최적의 데이터 분할 및 각 노드간의 통신을 최소화하는 병렬 BMA를 설계.구현한다. 또한 데이터의 분할 및 각 노드간의 통신을 고려한 성능 모델을 제시하여 프로세서의 증가 및 데이터의 분배에 따른 성능을 예측하고, 실험 결과를 통하여 제시한 모델의 타당성을 입증한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.756-758
• /
• 1999

본 논문에서는 최적의 성능을 갖는 병렬 프로그램을 개발하는데 필수 도구인 성능가시화기를 이식성, 확장성 그리고 효율성을 고려해 설계 및 구현한 PnP 스타일의 성능 가시화기에 대하여 기술한다. 본 가시화기는 기존 가시화기의 문제점인 수정 및 변용에의 어려움을 해결하기 위하여 독립된 계층구조인 인스트루멘테이션층, 인터페이스층, 가시화층으로 구성함으로써 확장성 및 이식성을 갖도록 하였다. 인스트루멘테이션층은 사건(event)을 포획하기 위해 개발된 라이브러리인 ECL(Event Capture Library)로 구성되며, 인터페이스층은 인스트루멘테이션층과 가시화층간에 확장성 있는 문제중심 인터페이스를 제공하기 위해 개발된 사건 기술 언어 및 Java 문제중심 엑세스 라이브러리로 구성되었다. 그리고 PnP 스타일의 성능 가시화기를 설계함으로써 뷰와 필터의 추가 및 수정이 용이하도록 가시화층을 구현하였다. 이렇게 구현된 성능가시화기는 독립된 도구로 사용될 수 있을 뿐 아니라 병렬 프로그래밍, 디버깅, 그리고 성능 분석이 통합된 프로그램 개발환경 구축의 핵심도구로서 활용될 수 있을 것이다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.11a
• /
• pp.369-372
• /
• 2011

양 방향성 필터는 이미지표면 평탄화와 잡음제거에 좋은 성능을 보이지만 특유의 연산 복잡도로 인하여 연산 시간이 오래 걸린다는 단점이 존재한다. 따라서 본 논문에서는 고도의 병렬수행을 바탕으로 하는 그래픽연산장치(GPU)에 적합하도록 수정된 효율적인 양 방향성 필터를 NVIDIA 의 CUDA 를 사용하여 GTX 285 GPU 에서 구현하였다. 영상의 전 영역을 참조하는 대신 인접하고 연속된 영역으로의 근사화, 적은 메모리 사용량, 빠른 접근속도를 가지며 충돌이 최소화된 공유메모리 버퍼, Warp 를 고려한 병합된 메모리 접근방법을 바탕으로 병렬화 하였다. 그 결과, 같은 방식의 순차실행 알고리즘 대비 최소 약 34 배에서 최대 약 76 배의 속도 개선과 30dB 내외의 PSNR 을 갖는 양 방향성 필터를 구현할 수 있었다.

• Journal of the Korea Computer Industry Society
• /
• v.8 no.3
• /
• pp.167-172
• /
• 2007

Generally, In a application program the core part for parallel processing is a loop. therefore in this paper, loop interchange parallel compiler is proposed. this is a procedure for the automatic conversion of a loop interchange. According to execution to the outside CDOALL statements of cedar fortran, loop interchange is more effectively method the extracting parallelism in order to parallel processing in iterations. This method will be expected to effectively execution result with mixed into linear conversion and go far toward solving the effectively implementation of the non-unimodular nested loop.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.26 no.3B
• /
• pp.355-361
• /
• 2001

유한체(Galois Field) 상에서의 곱셈(multiplication)을 구현하는 방법은 크게 병렬 곱셈기(parallel multiplier)와 직렬 곱셈기(serial multiplier)로 나누어질 수 있는데, 구현시 하드웨어 면적을 작게 차지한다는 장점 때문에 직렬 곱셈기가 널리 사용된다. 하지만 이 직렬 곱셈기를 이용하여 계산을 하기 위해서는 병렬 곱셈기에 비해 많은 시간이 필요하게 된다. 직렬기법과 병렬기법의 결합이 이를 보완할 수 있게 된다. 본 논문에서는 복잡도는 직렬 곱셈기와 큰 차이가 없으면서 연산시간을 줄인 곱셈기*(multiplier)를 제안하였다. 이 곱셈기를 사용하면 복잡도는 크게 늘어나지 않았으면서 유한체 상에서의 곱셈을 하는데 필요한 시간을 줄이는 효과를 얻을 수 있다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1479-1493
• /
• 1998

C++ 프로그램을 병렬 실행시키려면 재구성 컴파일러가 함수 호출로 발생하는 요약된 정보를 수집해야 한다. 객체의 참조 매개변수를 사용하는 경우와 객체의 참조를 반환하는 메소드에 대해서 메소드간의 요약된 정보를 발견하여 병렬성을 검출하는 것은 어렵다. 본 논문에서는 순차 C++ 프로그램을 병렬 프로그램으로 변환하기 위해 클래스 인터페이스 내에 메소드간의 관계를 명시하는 병렬 정보 GERINFPO절과 순서 정보 SEQ절을 삽입하므로서 명시적인 병렬성을 얻고 재구성 컴파일러는 명시된 정보를 이용하여 프로그램내에 내재한 묵시적 병렬성을 얻는 방법을 제안한다. 또한 본 논문에서 제시하는 종속 분석 방법을 이용하여 순차 C++ 프로그램을 병렬 코드로 변환하는 병렬코드 변환기를 구현하였다.