• Title/Summary/Keyword: 병렬 구현

Search Result 1,474, Processing Time 0.026 seconds

Low Complexity Digit-Parallel/Bit-Serial Polynomial Basis Multiplier (저복잡도 디지트병렬/비트직렬 다항식기저 곱셈기)

  • Cho, Yong-Suk
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.35 no.4C
    • /
    • pp.337-342
    • /
    • 2010
  • In this paper, a new architecture for digit-parallel/bit-serial GF($2^m$) multiplier with low complexity is proposed. The proposed multiplier operates in polynomial basis of GF($2^m$) and produces multiplication results at a rate of one per D clock cycles, where D is the selected digit size. The digit-parallel/bit-serial multiplier is faster than bit-serial ones but with lower area complexity than bit-parallel ones. The most significant feature of the digit-parallel/bit-serial architecture is that a trade-off between hardware complexity and delay time can be achieved. But the traditional digit-parallel/bit-serial multiplier needs extra hardware for high speed. In this paper a new low complexity efficient digit-parallel/bit-serial multiplier is presented.

A Study on the Communication Performance Improvement of the Parallel Finite-Different Time-Domain Simulator by using the MPI Persistent Communication (MPI의 지속 통신 메커니즘을 이용한 병렬 유한차분시간영역 전산모사 프로그램의 통신 성능 향상에 관한 연구)

  • Kim, Huioon;Chun, Kyungwon;Kim, Hyeong-gyu;Hong, Hyunpyo;Chung, Youngjoo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2009.04a
    • /
    • pp.942-945
    • /
    • 2009
  • 유한차분시간영역 방법은 전자기파 관련 분야의 전산모사에 많이 사용되는 수치해석기법이다. 이 방법을 이용하여 구현한 전산모사 프로그램은 많은 계산 자원 필요로 하기 때문에 병렬 계산 환경을 이용하게 되는 경우가 많다. 병렬 계산 환경에서 전산모사를 수행할 경우, 병렬로 수행되는 각 프로세스 간의 통신 속도와 네트워크의 지연 시간은 계산의 병목 현상을 초래하여 전체적인 성능을 저하시키는 원인이 된다. 따라서, 본 논문에서는 MPI의 지속 통신 메커니즘을 이용하여 병렬 프로세스 간 동기화 속도를 증가시킴으로써 유한차분시간영역 전산모사 프로그램에서의 MPI 통신 성능의 향상을 꾀하고, 그 결과를 그래프로 도시하였다. 또한 기존의 양방향 통신과 단방향 통신 메커니즘을 사용했을 때의 성능과 비교/분석하여, 병렬 유한차분시간영역 전산모사 프로그램에 있어서 지속 통신 메커니즘의 장/단점을 제시하고, 그 효용성에 관해 논의한다.

Implementation of Parallel Processing Based Pedestrian Detection Using a Modified CENTRIST Algorithm (개선된 CENTRIST 알고리즘을 적용한 병렬처리 기반 보행자 인식 구현)

  • Jung, Jun-Mo
    • Journal of IKEEE
    • /
    • v.18 no.3
    • /
    • pp.398-402
    • /
    • 2014
  • In this paper, we propose a parallel processing method of pedestrian detection algorithm based on ROI-CENTRIST. There is a difficulty in the real-time processing of pedestrian detection in the embedded environment, using the conventional pedestrian detection method. This problem can be solved by a parallel processing method of applying the ROI to the conventional algorithm. The proposed parallel processing method of pedestrian detection using ROI-CENTRIST show the result of 5.2 frames per second, which is about 10% improvement over the conventional pedestrian detection method based on CENTRIST.

Parallel Information Retrieval with Query Expansion (질의 확장을 이용한 병렬 정보 검색)

  • 정유진
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.04b
    • /
    • pp.103-105
    • /
    • 2002
  • 이 논문에서는, PC 클러스터 환경에서 질의 확장을 사용하는 정보 검색 시스템 (IR)을 설계하고 구현한 내용을 기술한다. 이 정도 검색 시스템은 문서 집합을 저장하고, 문서 집합은 역색인 파인 (IIF)로 색인되고, 랭킹 방법으로 벡터 모델을 사실하며, 질의 확장 방법으로 코사인 유사도를 사용한다. 질의 확장이란 사용자가 준 원래의 질의에 연관된 단어를 추가하여 검색 효율을 향상시키는 것이다. 여기서 제안하는 병렬 정보 검색 시스템에서는 역색인 과일은 여러 개로 분활되는데 lexical 분할 방법과 greedy 분할 방법을 사용한다. 사용자의 질의가 들어오면 질의확장을 하여 여러 개의 단어로 이루어진 확장된 질의가 만들어 지는데 이 확장된 질의를 구성하는 단어들은 각 단어와 연관된 IIF를 가지고 있는 노드에 보내어져서 병렬로 처리된다. 실험을 통하여 병렬 IR 시스템의 성능이 질의 확장과 IIF의 두 가지 분한 방법에 의해 어떻게 영향을 받는지 보인다. 실험에는 표준 한국어 테스트 말뭉치인 EKSET과 KTSET을 사용하였다. 실험에 따르면 greedy 분활 방법이 lexical 분할 방법에 비해 20%정도의 성능 향상을 보였다.

  • PDF

Implementing Neural Network and measuring execution speed using CUDA based on Parallel Computing (CUDA를 사용한 병렬 컴퓨팅 기반 신경망 구현 및 수행 속도 측정)

  • Jang, Yong-Seok;Jeon, Woong-Gi;O, Byeong-Jin;Choi, Heung-Kook
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2012.05a
    • /
    • pp.275-278
    • /
    • 2012
  • 신경망 이론은 그 특성상 각각의 뉴런과 신경들 사이의 병렬적인 처리에 의해 Input에 대한 Output을 계산해 낸다. 하지만, 현대 컴퓨터들은 CPU를 통한 순차처리 방식으로 정보를 취급하기에 그 근본 구조가 달라 병렬구조를 모사하기 위해 계산하는 과정에 많은 시간이 소요된다. 본 논문에서는 신경망 학습을 NVIDIA사에서 제공한 CUDA를 사용하여 병렬 컴퓨팅 구조로 수행함으로서 시간을 단축시키는 것을 확인하고자 한다.

  • PDF

Efficient Parallel Logic Simulation on SIMD Computers (SIMD 컴퓨터상에서 효율적인 병렬처리 논리 시뮬레이션)

  • Chung, Yun-Mo
    • The Transactions of the Korea Information Processing Society
    • /
    • v.3 no.2
    • /
    • pp.315-326
    • /
    • 1996
  • As the complexity of VLSI circuits has increased, a lot of simulation time for verifying their correctness has been required. This paper presents efficient parallelel logic simulation protocols, data structures, algorithms to implement fast logic simulation on SIMD parallel processing computers. The performance results of the presented schemes on CM-2 are given and analyzed.

  • PDF

Parallel programming for high-speed color space conversion (고속 컬러 좌표계 변환을 위한 병렬 프로그래밍)

  • Choi, Sang-Geun;Sohn, Chae-Bong
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2015.07a
    • /
    • pp.142-145
    • /
    • 2015
  • YUV 파일을 RGB 형태의 color space 로 변환하는 과정은 엄청난 연산으로 많은 시간이 소요된다. 이런 문제를 다양한 방법을 이용하여 속도 감소율을 확인할 것이다. 처음으로 기본 소스코드의 소요시간을 기준으로 삼기 위하여 최적화와 병렬프로그래밍을 사용하지 않고 프로그램을 설계하였다. 최적화와 병렬프로그래밍 단계를 진행하였을 때 C언어로 구현 된 최적화되기 전과 최종적으로 CUDA 기반의 병렬프로그래밍을 사용한 함수를 비교해보았을 때 속도의 증가율이 575%로 엄청난 속도의 차이를 확인할 수 있다. 이와 같은 기술을 영상을 다루는 모든 분야에서 처리속도가 증가함에 따라 효과적인 작업을 기대해 볼 수 있다.

  • PDF