• 한국통신학회논문지
• /
• 제18권3호
• /
• pp.425-438
• /
• 1993

기존의 논리 프로그램을 병렬로 실행하는 방법들은 병렬화의 제약이 되었던 공유 변수들의 생산변수-사용변수의 의존관계로 인해 서술적인 표현력이 강한 논리 언어에 잠재된 병렬성을 살리지 못했다. 이 논문에서는 공유 변수의 의존 관계를 제거하기 위해 논리 프로그램의 실행을 증명 나무의 생성 단계와 사실을 처리하는 두 단계로 분리하는 방법을 제시한다. 첫단계에서는 변수마다 유일한 번호를 붙여 증명 나무에 생성되는 연구들을 변수 수열로 차별화하고, 사실 처리시 각 변수의 값을 차별화된 변수로 구하여 증명 나무의 성공 여부를 확인할 수 있다. 따라서, 생산 변수가 값을 생산한 후 사용 변수가 있는 술어의 처리가 가능했던 기존의 병렬 처리 방식보다 더 높은 병렬성을 이룰 수 있다.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.391-398
• /
• 2012

병렬 프로그램은 의도되지 않은 비결정적인 수행을 야기하므로 공유 메모리를 사용하는 병렬 프로그램에서는 경합을 탐지하는 것은 매우 중요하다. 수행 중 기법에서 경합을 탐지하기 위해서 요구되는 기억장소의 부담은 매우크다. 특히 동기화가 있는 병렬 프로그램에서 경합 탐지에 필요한 기억 공간의 문제는 더욱 심각하다. 그래서, 본 논문에서는 원시 프로그램의 시멘틱을 유지하면서 동기화를 가지는 공유 메모리 병렬 프로그램의 디버깅을 위한 루프 분리 기법을 제시한다. 이것은 동기화를 가지는 병렬 프로그램의 수행 중 경합 탐지에 필요로 하는 기억공간의 복잡성을 줄일 수 있고, 루프 분리된 프로그램을 수행 중에 감시하여 최초 경합들을 탐지할 수 있다.

• 한국통신학회논문지
• /
• 제35권4C호
• /
• pp.337-342
• /
• 2010

본 논문에서는 GF($2^m$) 상에서 새로운 저복잡도 디지트병렬/비트직렬 곱셈기를 제안한다. 제안된 곱셈기는 GF($2^m$)의 다항식기저에서 동작하며, D 클럭 사이클마다 곱셈의 결과를 출력한다. 여기에서 D는 임의로 선택할 수 있는 디지트의 크기이다. 디지트병렬/비트직렬 곱셈기는 기존의 비트직렬 곱셈기 보다는 짧은 지연시간에 곱셈 의 결과를 얻을 수 있고, 비트병렬 곱셈기 보다는 적은 하드웨어로 구현할 수 있다. 따라서 회로의 복잡도와 지연 시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다. 그러나 기존의 디지트병렬/비트직렬 곱셈기는 속도 를 향상시키기 위하여 더 많은 하드웨어를 사용하였다. 본 논문에서는 하드웨어 복잡도를 낮춘 새로운 디지트병렬 /비트직렬 곱셈기를 설계한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.383-386
• /
• 2009

본 논문에서는 일반적인 비트기반의 비선형 결합함수를 고속화하기 위하여 워드기반 스트림 암호에서 적용될 워드기반 비선형 결함함수 구조를 제안하였다. 특히, 워드기반 병렬구조를 갖는 PS-WFSR을 제안하였고, 이를 활용하여 비트 기반 비선형 결합함수를 고속화시킨 워드기반 병렬형 비선형 결합함수를 다음과 같이 제안하였다. m-병렬 워드기반 비메모리 비선형 결합함수, m-병렬 워드기반 메모리 비선형 결합함수, m-병렬 워드기반 비선형 필터함수를 신규 제안하였고, 그 성능을 분석하였다.

• ETRI Journal
• /
• 제13권2호
• /
• pp.9-14
• /
• 1991

직병렬 승산기는 피승수와 승수중 어느 하나가 병렬로 입력되고 또다른 수는 직렬로 입력되는 구조를 가지며, 디지틀 신호처리, 온라인 응용, 특수 목적용 계산 시스팀 등에서 많이 이용되고 있다. 본 논문에서는 2 의 보수를 위한 직병렬 승산기의 논리구조를 제안한다. 제안한 2의 보수 직병렬 승산기는 효과적인 2의 보수 직병렬 승산 알고리즘에 의해서 모든 데이터 신호가 국부적 연결만으로 구성되며, 간단하고 모듈화된 하드웨어의 구성으로 쉽게 설계할 수 있다. 이 승산기는 무부호 승산과 마찬가지로 2n+1 사이클만을 필요로 하고, 각 사이클 시간은 무부호 직병렬 승산에 비해서 2의 보수 승산을 위한 XOR 게이트의 지연시간이 추가된 것뿐이다. 또한, 제안한 2의 보수 직병렬 승산기는 VLSI 구현에 매우 적합한 구조를 지닌다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.97-99
• /
• 2003

대칭형 다중프로세서 (SMP: Symmetric Multiprocessors) 시스템은 고성능의 병렬 연산을 위한 중요하고 효과적인 기반환경을 제공하고 있다. SMP에서 태스크 클러스터링과 스케줄링 기법은 시스템의 성능에 큰 영향을 미친다. 본 논문에서는 버스 기반의 SMP에서 사용할 수 있는 태스크 중복 기반의 클러스터링과 스케줄링 기법을 소개한다. 본 논문에서 제안한 클러스터링 기법에서는 휴리스틱을 사용하여 중복할 태스크를 선택한 후 프로세서에 할당하고, 스케줄링 기법에서는 잠재하는 통신 충돌을 방지하기 위하여 네트워크 통신 자원을 사전에 할당한다. 새로운 클러스터링과 스케줄링 기법의 성능을 확인하기 위하여 시뮬레이션에서는 통신비용의 변화에 대한 병렬연산시간을 비교하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.774-776
• /
• 1998

영상 압축의 표준인 MPEG은 대표적 비대칭 코딩방법으로 인코딩 시간이 디코딩 시간보다 훨씬 많은 시간을 소비한다. MPEG인코딩 과정은 크게 DCT, 양자화, 움직임 벡터 추출, 가변장 부호화로 구성된다. 이중에서 DCT와 움직임 벡터 추출 정도가 많은 계산량을 가지므로 병렬화의 관심이 되고 있다. 본 논문에서는 움직임 벡터의 추출에 관해서 병렬화하는 기법을 제시한다 병렬화의 단위는 fine-grained이며, 통신 오버헤드를 보다 줄일 수 있는 기법을 제시하였다. 최소한의 초기 데이터 할당으로 계산을 시작하여, 계산을 위한 초기화 과정을 줄여 속도를 증대시킨다. 통신비용 즉, 메시지 전달 수 및 메시지 전달 홉(hop) 수를 비교하고, 기존의 기법에 대해 한 프레임에 대한 움직임 벡터 추출 시간을 요소로 할 때 보다나은 결과를 나타냄을 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.534-535
• /
• 2010

최근 전원장치의 대용량화가 요구되면서 하나의 전원에서 모든 전력을 부담하는 것보다 여러 대의 전원을 병렬 운전하여 신뢰성을 높이고 용량을 증대시키는 방안이 연구되고 있다. 본 논문에서는 병렬 연결된 전원장치에 부하전류 분배를 하는데 있어 디지털 방식을 사용하여 고속 통신을 통한 제어를 이루어 시스템 비용을 낮추고 높은 수준의 제어 로직을 구성하여 부하 변동시 안정된 부하분담이 이루어지는 모듈화 된 일정 용량의 전원 장치를 제안하고 시뮬레이션을 통하여 검증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (상)
• /
• pp.617-620
• /
• 2000

컴퓨터를 활용하여 사진영상을 얻는 기술은 여러 분야에서 많은 응용이 이루어지고 있는데, 그 중에서도 광선추적기법은 가장 많이 쓰이면서도 현실감 있는 사진영상을 얻는 음영처리 기법중의 하나이다. 하지만 영상이 복잡해짐에 따라 컴퓨터로 처리하는 시간도 그만큼 많이 소요되는데 슈퍼컴퓨터 상에서 병렬처리기법을 적용함으로써 처리시간을 상당히 줄일 수가 있다. 본 논문에서는 IBM RS/6000 SP 슈퍼컴퓨터를 활용하여 순차적 광선추적 알고리즘을 메시지 교환방식을 통한 병렬처리 기법으로 성능분석을 하고자 하였다. 실험을 위해서 슈퍼컴퓨터의 노드수를 최대 16개까지 증가시켜 가면서 복잡한 영상에 대해 병렬 광선추적 알고리즘의 성능분석을 하였고, 메시지 교환방식 중에서 블락킹 통신과 비블락킹 통신에 대해서 그 성능을 각각 비교하였다.

• 한국통신학회논문지
• /
• 제26권3B호
• /
• pp.355-361
• /
• 2001

유한체(Galois Field) 상에서의 곱셈(multiplication)을 구현하는 방법은 크게 병렬 곱셈기(parallel multiplier)와 직렬 곱셈기(serial multiplier)로 나누어질 수 있는데, 구현시 하드웨어 면적을 작게 차지한다는 장점 때문에 직렬 곱셈기가 널리 사용된다. 하지만 이 직렬 곱셈기를 이용하여 계산을 하기 위해서는 병렬 곱셈기에 비해 많은 시간이 필요하게 된다. 직렬기법과 병렬기법의 결합이 이를 보완할 수 있게 된다. 본 논문에서는 복잡도는 직렬 곱셈기와 큰 차이가 없으면서 연산시간을 줄인 곱셈기*(multiplier)를 제안하였다. 이 곱셈기를 사용하면 복잡도는 크게 늘어나지 않았으면서 유한체 상에서의 곱셈을 하는데 필요한 시간을 줄이는 효과를 얻을 수 있다.