• 전자통신동향분석
• /
• 제14권1호통권55호
• /
• pp.1-12
• /
• 1999

고성능 프로세서와 초고속 네트워크 등의 하드웨어 기술이 발전하게 됨에 따라 최근 슈퍼컴퓨터와 같은 고가의 대형 컴퓨터를 사용하는 대신에 여러 개의 프로세싱 노드들을 클러스터링 기술을 사용하여 고속의 네트워크로 묶는 클러스터 시스템을 많이 활용하고 있다. 클러스터 시스템의 응용 분야는 병렬 처리를 비롯하여 멀티미디어나 대용량 데이터 베이스와 같은 입출력 중심적인 분야까지 넓어지게 되었다. 본 고에서는 클러스터 시스템을 구축하기 위하여 필요한 전반적인 클러스터 컴퓨팅 기술에 대하여 설명하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 추계학술대회
• /
• pp.174-178
• /
• 2004

본 논문에서는 일명 델타변환 무정전전원장치(UPS)로서 알려져 있는 3상 라인 인터랙티브 UPS 시스템의 성능 시험에 대해서 다루고 있다. 델타변환 UPS는 종래의 단일 변환 라인 인터랙티브 UPS 시스템에서 직렬 인덕터를 제거하고 직렬 및 병렬 PWM 컨버터를 사용하는 새로운 라인 인터랙티브 UPS 시스템으로 전원 전류를 직접 제어함으로써 UPS 시스템의 입출력 특성들이 상당히 개선되는 것으로 알려져 있다. 여기서는 UPS 시스템의 성능 시험에서 중요한 내용들인 부하시험, 정전/복전시험, 동기절체 시험 등에 대한 결과들을 제시하고 델타변환 UPS 시스템에 대한 전반적인 평가를 한다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 춘계학술발표논문집(상)
• /
• pp.49-53
• /
• 2002

본 논문은 광학 현미경으로 관찰된 데이터들을 분산 시스템이나 병렬 시스템에 구현한 소프트웨어 시스템의 설계에 대한 것으로, 이 시스템이 처리하는 데이터들이 대용량이라는 특성과 함께 다중 해상도의 특성을 갖는다. 본 시스템은 고객/서버 모델을 기반으로 하였으며, 대용량 데이터 처리시 성능에 중요한 디스크 입출력의 대역폭을 높이기 위해 힐버트 곡선 기반의 분산 알고리즘을 적용하였다. 서버부는 조정자 노드와 서비스 노드로 구성되며, 시스템의 제 구성 요소들간에는 정해진 통신 규약에 따라 메시지를 주고 받고, 상호 독립적이다. 이 시스템은 의학 교육, 원격 병리, 가상 학술 회의 등에 응용될 때 활용 가치가 높을 것으로 기대된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 춘계학술발표대회
• /
• pp.41-44
• /
• 2013

병렬 및 분산 컴퓨팅 영역에서 기존 실험의 대부분은 속도 개선만을 고려하여 알고리즘을 설계 하였다. 이 연구는 일정 수준의 속도 개선을 보이면서도 에너지 절감효과를 기대하고자 저장장치 및 캐쉬의 활용을 생각하여 알고리즘을 설계하는 연구를 진행 한다. 이를 보이기 위해 입출력 비중이 높은 경우를 대표하는 외부 정렬 실험과 순수 연산의 비중이 높은 경우를 대표하는 매트릭스 실험을 하였다. 연구 결과를 통해 저장장치 및 캐쉬를 고려한 알고리즘이 그린 컴퓨팅에 이바지 할 수 있다는 것을 말하고자 한다.

• 정보과학회 논문지
• /
• 제44권5호
• /
• pp.469-475
• /
• 2017

최근에 제안된 NVMe 기반의 멀티큐 SSD는 여러 개의 코어들이 전담 큐들을 통해 병렬적으로 입출력을 수행함으로써 높은 SSD 대역폭을 제공한다. 이러한 멀티큐 SSD에 대해서 입출력 응용마다 대역폭 지분을 제공하기 위해서는 각 코어에게 대역폭 지분을 제공하는 것이 요구되며, 이를 위한 공정지분 스케줄링이 필요하다. 본 논문은 멀티큐 SSD를 위해 멀티코어 확장성을 제공하는 공정 큐잉 알고리즘을 제안한다. 제안하는 알고리즘은 무작위 선택 기법을 이용하여 코어간 동기화 오버헤드를 최소화하고 각 코어가 가중치에 비례하는 대역폭을 수신하도록 한다. 실험 결과, 제안하는 알고리즘은 block-mq를 사용하는 커널에서 정확한 대역폭 분할 효과를 보여주며, 코어 개수에 상관 없이 기존 FlashFQ 스케줄러보다 우수한 성능을 보여준다.

• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.45-52
• /
• 2011

플래시 메모리는 빠른 처리 속도, 비휘발성, 저전력, 강한 내구성으로 인해 최근 다방면에서 활용되는 비중이 점점 커지고 있고, 최근 비트 당 가격이 저렴해지면서 NAND 플래시 기반의 SSD (Solid State Disk)가 기존 기계적 메커니즘의 HDD(Hard Disk Drive)를 대체할 새로운 저장 장치로 주목받고 있다. 특히 모바일 기기에 적용되는 싱글 패키지 SSD 제품의 경우 병렬 처리를 통한 성능 향상을 위해 채널 수를 증가시키면 NAND 플래시 컨트롤러의 면적과 입출력 핀 수가 채널 수 증가에 따라 증가하여 폼팩터 (form factor)에 직접적인 영향을 주게 된다. 본 논문에서는 NAND 플래시 채널 수와 인터페이스의 채널당 FIFO 버퍼 사이즈를 최적화하여 SSD 컨트롤러의 성능을 고려한 면적과 입출력 핀 수를 최소화하고 이를 폼팩터에 반영하는 방법을 제안한다. 이중 버퍼를 채용한 10채널 지원 SSD 컨트롤러에 대해서 실험을 통해 동일한 성능을 유지하면서도 버퍼 블록 사이즈를 73%정도 축소시킬 수 있었고, 컨트롤러 전체 칩 면적으로는 채널 수 감소에 따른 채널별 컨트롤 블록과 입출력 핀 수 감소 등으로 인해 대략 40%정도 축소 가능할 것으로 예상된다.

• 한국전자통신학회논문지
• /
• 제7권6호
• /
• pp.1429-1435
• /
• 2012

태양광 시스템이나 연료전지 시스템 그리고 전기자동차에 많이 사용되는 DC-DC 컨버터는 부스트 컨버터이다. 이러한 부스트 컨버터를 병렬로 연결하고 위상차를 두고 동작하여 입출력 전류리플을 줄이는 인터리브드 부스트 컨버터가 최근에 많이 사용되고 있다. 이 회로는 입출력 전류 리플이 작기 때문에 입출력 커패시터의 크기를 줄일 수 있다. 따라서 기존의 전해 커패시터를 신뢰성이 우수한 필름 커패시터로 교체할 수 있고 이는 전체 시스템의 수명 및 신뢰성을 향상시킬 수 있다. 본 논문에서는 다단 인터리브드 부스트 컨버터에 사용되는 출력 커패시터의 전류리플 수식을 유도하고 듀티에 따른 특성을 알아본다. 이를 확인하기 위해서 PSIM 툴을 이용하여 계산된 값과 비교를 할 것이다.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.617-630
• /
• 1996

본 연구에서는 소규모 서버로 사용될 수 있는 Workstation Cluster환경에서 전통 적인 디스크들을 디스크 배열 처럼 사용할 수 잇는 병행 화일시스템(S-CFS)을 설계 하고 구현하였다. S-CFS는 범용의 UNIX 운영체제를 기반으로 구현되어서 융통성과 이식 성이 높으며 별도의 입출력 노드가 불필요하므로 시스템 자원을 효율적으로 사용한다. 성능 분석 결과에 위하며, 소규모 서버에서 디스크의 수가 충분 할 경우, 트랜잭션 처리 에서 병행 화일시스템의 성능은 CPU 계산 능력에 의하여제한받는 것으로 나타났으며 대용량 데이타 입출력에서는 성능이 버퍼 간의 데이타 복사시간에 의하여 제한받는 것으로 나다.Workstation Cluster 에서 구현된 병행 화일시스템은 8개의 디스크에서 트랜잭션 처리의 경우에는초당 388 트랜잭션의 처리율을 보였으며, 대용량 데이타의 경우에는 15.8 MBytes/sec 의 대역표을 보였다. 그리고 사용자가 병행 화일시스템의 병렬성을 제어할 수 있도록 설계함으로써 고속 입출력을 요구하는 사용자의 처리율을 높일 수 있도록 하였다.

• 전력전자학회논문지
• /
• 제3권4호
• /
• pp.353-364
• /
• 1998

본 논문에서는 시스템수준 시뮬레이션 언어를 통해 전력전자회로의 시뮬레이션을 행하기 위한 회로 모형화의 체계적인 접근방식을 제시하였다. 회로 내의 요소들을 입출력 조건에 따라 네가지 기본적 형태로 나타낼 수 있음을 보이고 병렬요소와 직렬요소들에 대한 일반 모델을 도출한 다음 이들을 조립하여 일반적인 컨버터시스템의 모델을 개발하는 방법을 제안하였다. 그 과정에서 모델간의 입출력 조건을 만족하면서 대수적 순환루우프의 발생의 방지라는 두 제약조건을 동시에 만족시키기 위해서는 일반적으로 모델간의 원활한 접속을 위한 가상 접속블록의 도입이 필요함을 보였다. 제시된 방법을 간단한 체강형 컨버터 회로를 대상으로 구현한 예를 보였고 접속블록의 도입을 일반적인 모델간 변환의 개념으로 확장하여 설명하였다.

• 한국정보처리학회논문지
• /
• 제2권3호
• /
• pp.433-442
• /
• 1995

시간 복잡도가 O(Ν)인 고집적 회로(VLSI)의 병렬 정렬기 설계에 관한 논문이다. 발표된 빠른 VLSI 정렬 알고리즘은 Ν개의 데이타를 정렬하기 위해 O(log Ν)시간 복 잡도를 가지고 있다. 그러나 이러한 알고리즘은 입출력 시간을 고려하지 않고, 복잡 한 네트워크 구조를 가지므로 확장이나 실용화하기 힘들다. 입출력 시간이 포함된 병 렬 정렬 알고리즘들의 칩면적과 시간 복잡도를 분석한 후 가장 효과적인 rebound sort 이론을 확장하여 VLSI로 구현한다. 이 리바운드 정렬기는 파이프라인으로 구성하여 O(Ν)의 시간 복잡도를 가지며 한 개의 칩에 8개의 16비트 레코드를 정렬할 수 있다. 그리고 이 정렬 칩은 확장성을 가지고 있어 수직으로 연결할 경우 8개 이상의 레코드 를 정렬할 수 있다.