• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 추계학술발표논문집(상)
• /
• pp.137-140
• /
• 2004

최근 모바일 기기의 보급이 증가되고, 고급 어플리케이션의 동작이 가능해지는 등 모바일 장비의 사용 편이성이 급속도로 증가되고 있다. 또한 GPS 기술의 발전으로 인해 위치 기반 서비스가 여러 분야에서 널리 사용되고 있다. 본 논문에서는 고정된 노선을 이동하는 버스를 대상으로 목적지까지의 최단 시간 경로를 제공하는 교통 정보 시스템을 제안한다. 이를 위해 우선, 이동 객체인 버스와 관련된 정보를 효율적으로 저장, 관리, 검색할 수 있는 스키마와 질의 모델을 제안한다. 또한, 제안된 시스템에서는 최단 시간 경로를 위해 버스의 노선 정보 및 위치 정보, 정류장간 소요 시간 정보, 사용자의 근접 정류장까지의 이동 시간, 사용자의 도보 이동 시간 등의 정보를 활용한다. 대부분의 위치기반 서비스를 위한 시공간데이터베이스 기술에서는 이동 객체가 시간의 흐름에 따라 속도와 방향의 변화로 인한 임의의 동선으로 움직인다고 가정하고 있으며, 버스와 같이 고정된 노선을 이동하는 이동 객체의 관리 기법은 다루어지지 않고 있다. 따라서 본 논문의 연구 결과는 고정된 노선을 이동하는 이동 객체의 저장 및 이동 객체의 미래 위치 예측 기법에 활용될 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(D)
• /
• pp.24-27
• /
• 2011

최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2023년도 제67차 동계학술대회논문집 31권1호
• /
• pp.481-483
• /
• 2023

본 논문에서는 어린이통학버스 안전사고 예방을 위한 지능형 탑승객 모니터링 시스템을 개발한다. 지능형 탑승객 모니터링은 통학버스 내 설치된 카메라로 부터 촬영되는 영상을 실시간으로 분석한 후 통학버스 내 발생할 수 있는 다양한 이벤트를 운전자 또는 교사에게 적시에 통보하여 잠재적 안전사고를 지능적으로 회피할 수 있도록 지원하는 시스템을 말한다. 제안한 시스템은 Yolov4, DeepSort, MediaPipe등의 인공지능 관련 SW기술을 활용하여 영상을 분석한 후 싸움과 같은 이상행동, 정차 후 잔류 인원 발생, 하차자와 차량 간의 안전거리 확보 여부를 포함하는 3가지 이벤트를 인식한 후 운전자 또는 교사에게 알림을 제공한다.

• 대한교통학회지
• /
• 제23권6호
• /
• pp.81-89
• /
• 2005

버스정보시스템 (BIS, Bus Information System)에서의 실시간 버스도착정보의 제공은 정류장에서 버스를 기다리고 있는 이용자들의 관점에서 보면 크게 두 가지 측면에서의 가치를 제공받는 것을 의미한다. 첫째, 불확실한 버스 도착시간에 대한 불안감을 해소할 수 있다는 것과, 둘째, 버스의 도착시각 이전까지 선택할 수 있는 이용자의 행동 및 행위 예를 들면, 편의점에서의 물건구매 등과 같은 행동에 대한 의사결정에 필요한 중요 요소를 제공할 수 있다는 것이다. 본 연구에서는 버스도착정보가 제공할 수 있는 가치 중 첫 번째로 기술한 버스를 기다리고 있는 이용자들이 대기 중 느낄 수 있는 불안감을 해소할 수 있다는 측면에서 접근하여 그 정보의 가치를 측정해 보고자 하였다. 이를 위해 경제 및 환경 분야에서 잠재적인 가치를 측정하는 방법으로 사용되고 있는 잠재가치측정법 (CVM. Contingent Valuation Method)을 이용하였으며, 실시간 버스정보에 대한 버스 이용자의 지불의사를 설문 조사하여 그 결과를 분석하는 방법을 통해 해당 정보의 가치를 정량적으로 측정하였다. 연구의 결과, 1분 동안의 대기 시간에 따른 불안감을 해소하기 위해 요구되는 버스정보시스템의 실시간 버스도착정보에 대한 지불의사액은 유의수준 0.3(우도비 함수 314.9225)에서 132.5원/분인 것으로 나타났다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.677-679
• /
• 1998

멀티미디어 통신이 원활히 이루어지기 위해서는 큰 대역폭과 일정한 전송능력을 보장해 줄 수 있는 통신 네트웍이 필요하다. 최근 표준화된 1394직렬버스는 일정 대역폭을 보장해주는 등시성 전송모드가 있어 멀티미디어 통신수단으로 각광받고 있다. 본 논문에서는1394직렬버스가 가지는 비동기 전송 모드와 등시성 전송모드, 그리고 주조 체계등 몇가지 특성에 대하여 알아보고, 이와같은 특성을 활용하여 고성능 화상전화시스템을 구현하고, 그 유용성을 살펴보도록 한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2024년도 춘계학술발표대회
• /
• pp.818-821
• /
• 2024

코로나 19(Convid-19) 이후 다가올 미래의 글로벌 신성장산업으로 주목받고 있는 메타버스의 기술이 발전함에 따라 다양한 법적 문제가 떠오르고 있다. 그 중에서도 공연 사용료 징수 문제를 해결하기 위해 본 논문에서는 대용량 처리와 저장, 그리고 유연한 서비스를 제공해줄 수 있는 클라우드와 XGBoost를 활용하여 메타버스 환경에서 사용자에게 공연 사용료의 투명성과 편리성을 제공하는 공연 사용료 징수 시스템을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 추계학술발표대회
• /
• pp.1112-1113
• /
• 2023

본 시스템은 메타버스를 기반으로 소프트웨어와 하드웨어를 연동하여 사용자에게 보다 편리하고 섬세한 기술을 제공한다. 또한 현실감을 높이기 위해 가상현실 기술을 적용하여 다양한 분야에서 사용되기를 도모한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권3호
• /
• pp.313-323
• /
• 1999

현재 컴퓨터 시장에서는 버스에 기반한 시스템이 주류를 이루고 있다. 프로세서의 속도가 매우 빠른 속도로 증가하고 있기 때문에 버스는 병목현상을 일으키고 , 버스의 속도는 불완전한 전송선의 한계로 인해서 제한된다. 시스템 연구자들은 버스를 고속의 단방향 지점간 링크(point-to-point link)를 사용해서 대체하려고 하고 있다. 이 논문에서 새로운 링 구조의 시스템(PANDA)을 제안하고,이 시스템에 적합한 스누핑 캐쉬 일관성 프로토콜을 제사한다. 또한 제안된 시스템은 SCI 캐쉬 일관성 프로토콜을 채택하는 시스템의 네트워크 인터페이스를 수정함으로써 쉽게 구현될 수 있는 이점을 지닌다. 확률적 모델링과 program-driven simulator를 이용하여 제안된 시스템과 full map 디렉토리 프로토콜을 사용하는 시스템과 스누핑 프로토콜을 사용하는 슬롯 링 시스템(Express Ring)을 분석하였다. 실험의 결과로 제안된 시스템은 부가적 하드웨어가 필요한 full map 디렉토리 시스템에 비해서 대등한 성능을 지니고 슬롯링 시스템에 비해서는 29%까지의 성능향상을 보인다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권9호
• /
• pp.1073-1082
• /
• 1999

본 논문에서는 시스템 내의 프로세서들을 효과적으로 사용하기 위한 적응적 프로세서 할당 정책을 제안한다. 프로그램의 병렬성을 향상시키기 위하여 일반적으로 병렬 처리에 사용될 프로세서 개수를 증가시킨다. 그러나 증가된 프로세서들은 그레인 크기에 변화를 일으키며 이는 캐쉬 성능에 영향을 미친다. 특히 대역이 제한된 공유 버스를 사용하는 시스템에서는 프로세서 개수의 증가는 공유 버스에 대한 접근 경쟁을 크게 증가하므로 버스에서 대기하는 시간이 프로세서 증가에 의한 계산 능력 이득을 상쇄시키는 주요한 원인이 되고 있다. 본 논문에서 제안한 적응적 프로세서 할당 정책은 프로그램이 수행되는 도중에 임의의 기간동안 공유버스에 대기중인 프로세서 분포에 관한 정보를 얻는다. 그리고 이 정보를 바탕으로 프로세서 개수를 변경하는 방법이다. 모의 시험에서 적응적 프로세서 할당 정책은 프로그램들의 버스 트래픽 특성에 따른 최적의 적합한 프로세서 개수를 발견함을 보인다. 그리고 적응적 프로세서 할당 정책은 고정된 프로세서 개수를 사용한 가장 좋은 성능보다는 다소 떨어진 성능을 나타내었으나 시스템의 프로세서 활용성을 높여 효과적 시스템 사용에 기여함을 보인다. Abstract In this paper, the adaptive processor allocation policy is suggested to make effective use of processors in system. To enhance the parallelism, the number of processors used in the parallel computing may be increased. However, increasing the number of processors affects the grain size of the parallel program. Therefore, it affects the cache performance. In particular, when the shared bus is employed, since increasing the number of processors can result in a significant amount of contention to achieve the shared-bus, the increased computing power is offset by the bus waiting time due to these contentions. The adaptive processor allocation policy acquires the information about the distribution of waiting processors on shared bus for any execution period of programs. And it changes the number of processors working in parallel processing during the program's run. Our simulation results show that the adaptive processor allocation policy finds the optimum feasible number of processors based on the bus traffic characteristic of programs. Thus, it contributes to effective system utilization, even though it performs slightly less efficiently than using a fixed number of processors with the best performance.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.21-23
• /
• 1999

CPU에게 최상위 우선순위가 할당된 고정 우선순위 버스 프로토콜에서는 CPU와 DMA 컨트롤러의 버스 요구가 충돌할 경우 DMA 전송이 지연된다. 본 논문에서는 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DAM I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 최악 응답시간 분석 기법은 다음의 세단계로 구성되어 있다. 첫 번째 단계에서는 CPU 상에서 수행중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통합해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법일 일반적인 DMA전송량에 대해 20% 오차 범위 이내에서 안전한 응답시간을 산출함을 보였다.