• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.345-347
• /
• 2015

인공위성은 다양한 센서장치, 구동장치, 전자장치들로 구성되어 있으며, 위성을 제어하는 컴퓨터 장치는 이들 장치들과 다양한 종류의 통신 버스로 연결되어있다. 정의된 프로토콜에 따라 명령을 전송하고 장치들의 상태 정보를 수집하여 위성을 운영한다. 위성에서 많이 사용되는 대부분의 상용 센서나 구동장치들은 표준화된 버스 (ex, 1553B, CAN, UART, etc ...) 인터페이스를 지원한다. 그러나 위성의 임무나 설계에 맞게 특수하게 제작된 장치의 경우는 범용의 버스보다는 용도에 적합한 프로토콜이 설계되고 제작된다. 본 논문에서는 2018년 발사 예정인 정지궤도복합위성 컴퓨터 장치 (GMU) 내의 프로세스 모듈과 시스템의 이상상태를 감지하여 GMU의 운용 모드 및 형상의 변경을 담당하는 MRE 모듈사이의 통신을 담당하는 IMGL 설계를 소개하고 IMGL 운영을 담당하는 소프트웨어 설계 및 구현 내용을 기술한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.849-851
• /
• 2016

본 논문은 버스 탑승 인원을 혼잡 정도로 제공하는 버스 정보 시스템의 구현을 목적으로 한다. 최근 버스 정보 시스템의 도입을 통하여 버스 이용자에게 다양한 위치 기반 정보를 제공함으로써 편의성을 제공하고 있다. 그러나 쾌적한 버스를 이용하기 위하여 버스 선택을 위한 의사결정에 필요한 정보의 제공이 요구된다. 이를 위하여 승차인원 정보 제공의 필요성을 분석하고 라즈베리파이에 GPS모듈과 적외선 센서를 이용하여 통신함으로써, 탑승인원 정보를 수집하고 더불어 가공하여 버스 내에 탑승 인원 혼잡 정도를 스마트폰을 통하여 정보를 제공할 수 있도록 구현하였다. 제안한 시스템은 버스 위치 기반 관련 정보와 버스 이용객의 의사 결정 을 위한 주요한 요소인 승차인원 정보를 제공함으로써 쾌적한 버스이용과 효율적인 버스 관리의 장점을 제공한다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.341-344
• /
• 1999

본 논문에서는 DSP 기능을 내장한 32비트 RISC 마이크로프로세서를 위한 버스 제어기를 설계하였다. 연구의 초점은 버스 타이밍, 주소 멀티플렉싱, 리프레쉬, 버스 중재 등을 제어하는 버스제어기를 온칩화 하여 CPU로 하여금 외부 램과 추가적인 장치없이 직접 연결될 수 있도록 한 것이다. 버스 제어기가 관리하는 메모리의 종류는 SRAM, ROM, DRAM, EDO DRAM이며 고속 모드(Fast page mode, EDO page mode 및 RAS-down mode)기능을 지원하며 다양한 Wait를 넣을 수 있다. 주소 영역은 4가지(EMAO-EMA3)이며 내부적으로 7개 의 레지스터가 있고 이들을 이용하여 서로 연결된 세 개의 상태 머신으로 모든 램과의 타이밍을 제어함으로써 공유블록을 활용할 수 있었다. Verilog HDL의 기술하고 Synopsys로 합성한 후 타이밍 검증을 수행한 결과 최악조건에서 53.1㎒로 동작할 수 있었다. 그 후 0.6㎛ single poly triple metal process 공정으로 레이아웃 되었고 면적은 44㎜ × 1.21㎜ 이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.14 no.2
• /
• pp.437-444
• /
• 2010

The audio data have been communicated using analog methods or simple protocols. However, with the advent and improvement of various multimedia functions, many audio devices have been integrated into a mobile handset in which interconnection lines are very complicated. Conventional point-to-point connections such as $I^2S$ and PCM demand more power consumption whenever more devices are attached. In this paper, we design a common bus digital audio interface that communicates with only two wires and employs the clock gear method to reduce bus power consumption. The comparison results show that the proposed common bus connection can reduce more than 30% of power consumption as compared with point-to-point connection if more than three devices are connected.

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.245-246
• /
• 2012

ITER 초전도자석 전원공급장치의 예비설계가 실제 크기 6펄스 R&D 컨버터의 제작 및 시험결과를 기반으로 수행되었다. ITER 컨버터는 자체적으로 지지되는 알루미늄 버스바 구조로 제작되며, 이 버스바에 양면 클램핑 방식으로 조립되는 Thyristor 스위치는 4인치 규격으로써 컨버터의 종류에 따라 한 개의 암 당 8 - 16 개의 소자가 병렬로 구성된다. ITER 컨버터 예비설계는 알루미늄 버스바 구조설계, 컨버터 냉각설계, 컨버터 전기회로 설계, 컨버터 고장해석 및 보호설계, 시험절차 및 요건 등을 포함하며, 본 논문에서 그 설계결과를 기술한다. ITER 컨버터는 예비설계 결과를 기반으로 상세설계 및 제작설계를 거친 후 제작된다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.2A
• /
• pp.137-146
• /
• 2005

IP-based design methodology has been popularly employed for SoC design to reduce design complexity and to cope with time-to-market pressure. Interface modules for communication between system buses and IPs are required, since many IPs employ different protocols. Automatic generation of these interface modules would enhance designer's productivity and IP's reusability. This paper proposes an automatic interface generation system based on FSM generated from the protocol description of IPs. The proposed system provides the library modules for the standard buses to reduce the burdens of describing the protocols for data transfer from/to standard buses. Experimental results show that the area of the interface circuits generated by the proposed system had been increased slightly by 4.5% on the average when compared to manual designs. In the experiment, where bus clock is 100 Mhz and slave module clock is 34 Mhz, the latency of the interface had been increased by 7.1% in burst mode to transfer 16 data words. However, occupation of system bus can be reduce by 64.9%. A chip designer can generate an interface that improves the efficiency of system bus, by using this system.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.3
• /
• pp.69-74
• /
• 2009

We propose the novel Hybrid bus arbitration policy that prevents starvation phenomenon presented in fixed priority and effectively assigns a priority to each master by mixing fixed priority and round-robin arbitration policies. The proposed arbitration policy and the others were implemented through Verilog and mapped the design into Hynix 0.18um technology and compared about gate count and design overhead. In the results of performance analysis, we confirm that our proposed policy outperforms the others in the aspect of design complexity, timing margin, bus utilization, starvation prevention, request cycle and so on.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.2
• /
• pp.55-67
• /
• 2005

Separation between computation and communication in system design allows the system designer to explore the communication architecture independently of component selection and mapping. In this paper we present an iterative two-step exploration methodology for bus-based on-chip communication architecture and memory allocation, assuming that memory traces from the processing elements are given from the mapping stage. The proposed method uses a static performance estimation technique to reduce the large design space drastically and quickly, and applies a trace-driven simulation technique to the reduced set of design candidates for accurate Performance estimation. Since local memory traffics as well as shared memory traffics are involved in bus contention, memory allocation is considered as an important axis of the design space in our technique. The viability and efficiency of the proposed methodology arc validated by two real -life examples, 4-channel digital video recorder (DVR) and an equalizer for OFDM DVB-T receiver.

• Proceedings of the KIPE Conference
• /
• 2004.07a
• /
• pp.470-474
• /
• 2004

오늘날 산업현장에서는 다양한 필드버스 제품들이 사용되고 있으며 여러 필드버스들 사이의 통신에 관한 문제가 이슈화 되고 있다. 본 논문에서는 현재 사용되고 있는 필드버스들 가운데 가장 많이 사용되고 있는 Profibus와 CAN 네트워크를 대상으로 이기종 필드버스 시스템 사이의 실시간 데이터 전송을 위한 PC 기반의 게이트웨이 장치를 구현하고 그 타당성을 복수전동기 구동실험을 통하여 검증해 보였다.

• ICROS
• /
• v.2 no.4
• /
• pp.19-29
• /
• 1996

본 고에서는 분산제어 및 자동화 시스템에서 필드버스 기술의 필요성과 현황 및 앞으로의 전망에 대하여 기술하였다. 또한, 필드버스에 접속되는 장비들에서 생성되는 데이터들은 크게 주기적, 실시간 및 비실시간 데이터 트래픽의 세가지로 나눌 수 있으며, 필드버스 네트워크의 제한된 대역폭이 이러한 데이터 트래픽을 수용하는 경우에 실시간 및 주기적 데이터의 전송지연시간에 대한 요구사항을 만족시키는 동시에 네트워크 설계기법을 소개하였다.