• 제목/요약/키워드: 배선

검색결과 1,532건 처리시간 0.023초

삼층 그리드 채널 배선을 위한 최소 혼신 배선 층 할당 방법 (Minimum Crosstalk Layer Assignment for Three Layers Gridded Channel Routing)

  • 장경선
    • 한국정보처리학회논문지
    • /
    • 제4권8호
    • /
    • pp.2143-2151
    • /
    • 1997
  • 대규모 집적회로의 공정 기술의 발달로 전선 간의 간격이 가까와 짐에 따라서, 전선 간에 발생하는 결합 캐패시턴스가 접지 캐패시턴스에 비하여 급격히 증가하게 되었다. 그에 따라, 레이아웃의 설계과정에서 결합 캐패시턴스로 유발되는 혼신을 중요한 요인으로 고려할 필요가 있게 되었다. 본 논문에서는 3개 이상의 배선 층을 사용하는 배선 영역, 특히 채널 배선 영역에서 혼신을 최소화시킬 수 있는 배선 층 할당 방법을 다룬다. 제안된 방법은 배선 층 할당 문제를 0/1 정수 선형 프로그래밍 문제로 형식화하여 해결하는 것이다. 또한, 비용 함수에 대한 상한을 추정함으로써 효율을 향상시키는 방법을 제안한다. 실험을 통하여 제안된 방법이 혼신을 효과적으로 개선함을 보인다.

  • PDF

PCB 회로의 신호통합 시뮬레이터 구현에 관한 연구 (A Study on Implementation for Signal Integrity Simulator of the PCB Circuits)

  • 김현호;이천희
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2001년도 춘계학술발표논문집 (하)
    • /
    • pp.1209-1212
    • /
    • 2001
  • 본 논문에서는 PCB(Printed Circuit Board)회로에서 고속 신호들을 전달하는 배선의 특성 및 배선의 요구사항에 의한 설계 규칙과 이론화된 공식은 이용하여 PCB상에 배치되는 부품들간의 배선경로를 추적하여 해당 배선의 특성을 분석하고, 흐르는 신호의 특성 및 해당 신호의 전기/전자적인 시뮬레이션을 수행할 수 있도록 하는 PCB회로의 신호통합 시뮬레이터에 대하여 언급하고 실험을 통하여 시뮬레이션의 타당성을 검증하였다.

  • PDF

다중 소오스를 가진 네트의 최적 배선에 관한 연구 (Optimal Wiresizing of nets with Multiple Sources)

  • 김현기
    • 한국시뮬레이션학회:학술대회논문집
    • /
    • 한국시뮬레이션학회 1998년도 추계학술대회 및 정기총회
    • /
    • pp.86-89
    • /
    • 1998
  • 본 논문은 발표된 Elmore 지연 모델에 속하는 다중 소오스를 가진 네트의 최적화 배선 크기 문제를 연구했다. 소오스 서브트리(SST)에 있는 네트와 로딩 서브트리의 세트(LSTs)로 분석한다. 그리고 LST 분리성, LST 단순한 특성, SST 국부적으로 단순한 특성과 일반적으로 우월한 특성을 포함하는 특성의 수를 만족하는 최적 배선 크기 해를 보여준다. 더구나 모든 이전의 연구와 번들로 개선된 특성의 안정된 것보다도 다양한 에지 분할을 사용해 최적의 배선크기 문제를 연구하였으며 이들 특성은 최적의 해를 계산하는데 효과적인 알고리즘을 유도한다.

  • PDF

극미세 전자소자 박막배선의 결함방지 및 신뢰도 향상을 위한 절연보호막 효과 (Dielectric Passivation Effects for the Prevention of the Failures and for the Improvement of the Reliability in Microelectronic Thin Film Interconnections)

  • 양인철;김진영
    • 한국진공학회지
    • /
    • 제4권2호
    • /
    • pp.217-223
    • /
    • 1995
  • 절연보호막에 따른 AI-1%Si 박막배선의 평균수명(MTF, Mean-Time-to-Failure) 및 electromigration에 대한 저항성, 즉 활성화에너지(Q)변화 등을 측정 비교하였다. 박막배선은 $5000\AA$두께로 열산화막 처리된 p-Si(100)기판위에 $7000\AA$의 AI-1%Si을 증착한 후 photolithography 공정으로 형성시켰다. Electromigration test를 위한 박막배선은 $3\mu$m의 폭과 $400\mu$m, $1600\mu$m의 두 가지 길이를 가지며 절연보호막 효과를 알아보기 위해 그 위에 $3000\AA$의 두께로 SiO2, PSG, Si3N4등 절연보호막을 APCVD 및 PECVD를 이용하여 각각 증착시켰다. 가속화 실험을 위해 인가된 전류밀도는 4.5X106A/cm2이었고 180, 210, $240^{\circ}C$온도에서 d.c. 인가 후의 저항변화를 측정하여 평균수명을 구한 후 Black 방정식을 이용하여 활성화에너지를 측정하였다. AI-1%Si 박막배선에서 electromigration에 대한 활성화에너지값은 $400\mu$m길이의 경우 0.44eV(nonpassivated), 0.45eV(Si3N4 passivated), 0.50 eV(PSG passivated), 그리고 0.66 eV(SiO2 passivated)로 각각 측정되었다. $1600\mu$m 길이의 AI-1%Si 박막배선 실험에서도 같은 절연보호막 효과가 관찰되었다. 따라서 SiO2, PSG, Si3N4등 절연보호막은 AI-1%Si 박막배선에서의 electromigration에 대한 저항력을 높여 결함방지효과를 보이며 수명을 향상시킨다. SiO2의 절연보호막의 경우가 AI-1%Si 박막배선의 electromigration에 대한 가장 강한 저항력을 보이며 평균수명도 높게 나타났다.

  • PDF

CMOS 게이트에 의해서 구동 되는 배선 회로 압축 기술 (A Compression Technique for Interconnect Circuits Driven by a CMOS Gate)

  • 조경순;이선영
    • 대한전자공학회논문지SD
    • /
    • 제37권1호
    • /
    • pp.83-91
    • /
    • 2000
  • 본 논문은 수 만 개 이상의 소자로 구성된 대규모 배선 회로를 SPICE와 같은 회로 시뮬레이터로 분석할 수 있도록 그 규모를 축소 시키는 새로운 방법을 제안하고 있다. 이 방법은 배선 회로의 구조 분석과 Elmore 시정수에 바탕을 둔 여러 가지 규칙들을 사용하여 회로 소자 개수를 줄여나가는 기존의 방법과 근본적으로 다른 접근 방식이다. AWE 기법을 사용하여 CMOS 게이트 구동 측성 모델을 구하고, 이 모델에 배선 회로를 연결하여 타임 모멘트를 계산한 다음, 이와 동일한 모멘트를 갖는 등가 RC 회로를 합성하는 과정을 거친다. 이 방법을 사용하면 배선 회로를 구동하는 CMOS 게이트의 특성을 높이는 수준의 정확도로 방영할 수 있을 뿐만 아니라, 압축된 회로의 크기가 원래 배선 회로에 포함되어 있던 소자의 개수와 관계없이 출력 노드의 개수에 비례하여 결정되므로, 대규모 배선 회로에 대해서 압축율이 극히 우수하다. 이 방법을 C 프로그램으로 구현하여 0.5${\mu}m$ CMOS ASIC 제품에 적용한 결과, 99% 이상의 극히 우수한 압축율을 보였으며, 원래의 배선 회로 대비 지연 시간 측면에서 1~10%의 오차를 갖는 정확도를 나타내었다.

  • PDF

별도의 배관작업이 필요없는 배관배선 일체형 케이블의 적용

  • 강성태
    • 전기기술인
    • /
    • 통권284호
    • /
    • pp.26-29
    • /
    • 2006
  • 기존의 대표적인 배선시공 방법인 전선관 배선을 대체할 수 있도록 케이블의 외장을 비닐이나 고무등의 플라스틱 재질 대신 경량의 알루미늄을 인터록이라는 특수한 공법으로 금속외장 처리하여 금속관의 장점인 고강도와 가요전선관의 장점인 가요성을 동시에 부여한 "가요성 알루미늄 피 케이블(전기설비 기술기준 별표 32)"이 개정 예정인 품셈집에 반영이 되어 현장에 적용되고 있다.

  • PDF

게이트 어레이의 채널 배선을 위한 전처리 (A Preprocess of Channel Routing for Gate Arrays)

  • 김승연;이건배;정정화
    • 대한전자공학회논문지
    • /
    • 제26권5호
    • /
    • pp.145-151
    • /
    • 1989
  • 본 논문에서는 semi-custom 방식의 레이아웃 설계중 게이트 배선 설계에서 배선의 효율을 높이기 위한 전처리 과정에 대해 논한다. Global 배선 설계의 결과로 주어진 각 채널에서의 핀 정보중 논리적으로 등가인 핀의 위치를 교환함으로써 detailed 배선에서 발생하는 싸이클을 해소할 수 있으며, 신호선의 분할에 의해 이웃하는 채널에서 중복으로 연결되는 신호선이 제거됨으로써 트랙수의 증가를 억제한다.

  • PDF

유연 소자 용 Ag 배선 함몰형 투명 전극 개발 (Manufacturing of Ag electrode embedded flexible substrate by very simple way)

  • 정성훈;임경아;김창수;남기석;나종주;남욱희;김종국;김도근;강재욱
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2011년도 춘계학술대회 및 Fine pattern PCB 표면 처리 기술 워크샵
    • /
    • pp.40-41
    • /
    • 2011
  • 본 연구에서는 기존 기판에 배선 형성 방법과 비교하여 매우 간단한 방법으로 배선을 기판 안에 함몰시키는 방법을 개발하였다. Gravure Offset Printing 방법으로 제작한 4 ${\mu}m$ 높이의 Ag 배선을 함몰하여 100 nm 로 만듬으로써 95% 이상이 기판 내부로 함몰되었음을 확인할 수 있었고, 함몰 전후의 면저항 값이 변화되지 않음을 확인할 수 있었다. 본 제작한 배선 함몰형 유연 기판은 각종 회로에 적용할 수 있고, 그 뿐만이 아니라 투명전극에 대한 보조 전극으로 적용 가능성을 확인할 수 있었다.

  • PDF

잉크젯 인쇄 배선의 소성 특성 연구 (Sintering Behavior of Conducting Line by Inkjet Printing)

  • 장명준;백윤아;정현철;정재우
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
    • /
    • pp.1446-1447
    • /
    • 2006
  • Electronics 분야에서 잉크젯 프린팅 배선 제작에 많이 사용되는 전도성 은 나노 잉크의 소성 특성을 연구하였다. 잉크젯 프린터를 이용하여 미세 배선을 인쇄하고, 열처리에 따른 비저항의 변화 양상을 관찰하였다. SEM을 통해 미세구조를 관찰하여 배선의 전기 저항과 미세 구조와의 상관관계를 고찰하였다. $250^{\circ}C$ 20분 동안 소성을 하였을 매 가장 낮은 비저항을 얻었으며 순수 은의 비저항 대비 약 2.6배였다. 또한 TEM을 통해 배선 내부의 pore를 관찰하였고, 그 분포올를 측정하였다.

  • PDF