• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2012년도 춘계학술발표회 논문집
• /
• pp.313-314
• /
• 2012

본 연구는 반도체 배선형성에 있어 무전해 방식의 동(Electroless Copper) 피막특성에 관한 연구이다. 반도체 동 배선을 습식 무전해 도금공정을 이용하여 형성하였고, 이의 피막에 대하여 기본적인 표면 및 단면 조직이나 결정구조, 밀도, 석출속도, 밀착성 등을 분석하였다. 이어, 배선용 특성으로 요구되는 배선 비저항과 열처리에 따른 저항변화를 실험을 통하여 고찰하였고, 표면조도 및 조직구조에 따라 EM에 대한 영향성을 고찰하였다. 이어 AR3.0에 배선폭 30nm급의 초미세 배선상에서의 Gap-fill 상태를 확인한 결과 void없이 충진됨을 확인할 수 있었다.

• 전기의세계
• /
• 제43권10호
• /
• pp.50-61
• /
• 1994

오피스나 건물의 인텔리젼트화가 발달될수록 multi-vendor/multi-media화가 필연적이기 때문에 배선의 양과 종류가 방대하게 요구되고, 또한 서로 각기다른 기기배선의 관리가 불가능한 실정에 부딪혀 사무실의 레이아웃 변경과 정보통신 시스템의 이동, 확장에 따른 중복배선, 재배선으로 인한 경제적 손실과 인력 낭비 및 근무환경의 미관을 혼잡하게 만드는 등의 문제점들을 발생하고 있다.

• 전기기술인
• /
• 제219권11호
• /
• pp.37-41
• /
• 2000

저압전로에 시설하는 과전류차단기는 이를 시설하는 곳을 통과하는 단락전류를 차단하는 능력을 가지는 것이어야 한다. 다만 그곳을 통과하는 최대단락전류가 10kA를 넘는 경우에 과전류차단기로서 10kA이상의 단락전류를 차단하는 능력을 가지는 배선용 차단기를 시설하고 그곳으로부터 전원측의 선로에 그 배선용차단기의 단락전류를 그 배선용차단기보다 빨리 또는 동시에 차단하는 능력을 가지는 과전류차단기를 시설하는 때에는 그러하지 아니하다.

• 전자통신동향분석
• /
• 제3권1호
• /
• pp.3-23
• /
• 1988

VLSI 설계시 응용되는 CAD 기술중 배선과 관련된 내용에 대해 기술동향을 소개하였다. 특히, 미로법, 선분탐색법, 채널배선법에 대하여 연구의 발전과정, 연구내용, 현황 등을 상세히 기술하였으며, 반주문형 설계시 많이 이용되는 개략 배선법에 대해서도 기술하였다.

• 융합신호처리학회논문지
• /
• 제4권4호
• /
• pp.81-86
• /
• 2003

최근 VLSI 회로 설계는 자동 레이아웃(automatic layout) 툴을 사용하여 효과적으로 이루어지고 있다. 자동 레이아웃은 VLSI 칩 상에 모듈들의 위치를 결정하는 배치와 각 모듈간을 상호 연결하는 배선 두 가지의 중요한 기능으로 구성되어 있다. VLSI 칩의 성능과 면적은 이 두 가지의 기능을 수행하는 알고리즘의 성능에 따라 크게 좌우된다. 스위치박스 배선은 VLSI 설계 과정중의 하나로, 채널 배선과는 다르게 4면에 존재하는 같은 네트에 속하는 터미널들을 배선하는 문제이며, 모든 터미널들을 완전히 연결을 해야 하는 문제이다. 본 논문에서는 스위치박스 배선 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 여러 문제들에 대해 기존의 스위치박스 배선 알고리즘과 비교, 분석한 결과 거의 대부분의 문제들에서 배선 길이와 비아수 측면에서 더 좋은 결과를 얻을 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1995년도 제8회 학술발표회 논문개요집
• /
• pp.057-58
• /
• 1995

극소전자 디바이스의 고집적화에 의해 박막배선의 선폭은 0.5$mu extrm{m}$ 이하로 축소되고 있고 상대적으로 높은 전류밀도가 흐르게 된다. 높은 전류밀도하에서는 현재 일반적으로 사용되고 있는 Al을 기본으로 하는 박막배선에서의 electromigration에 의한 결함 발생 그리고 비교적 낮은 전기전도도가 심각한 문제점으로 제기된다. 본 연구에서는 Al과 고전기전도도 물질인 Ag, Cu, 그리고 Au 박막배선에 대해 electromigration에 대한 저항성, 즉 activation energy를 측정 비교함으로써 차세대 극소전자 디바이스를 위한 박막배선재료로서의 가능성을 알아보고자 한다. Electromigration test 및 activation energy를 구하기 위해 순수 Ag, Cu, Al, Au 박막배선을 0.05$\mu\textrm{m}$ 두께, 100$\mu\textrm{m}$ 선폭, 그리고 5000$\mu\textrm{m}$ 길이로 SiO2 열산화막 처리된 pp-Si(100) 기판 위에 진공 증착시켰다. 가속화 실험을 위해 인가된 d.c. 전류밀도는 2$\times$106A/$ extrm{cm}^2$ 이었고, Al과 Au에서는 6$\times$106A/$\textrm{cm}^2$이었다. 실온에서 24$0^{\circ}C$까지의 온도범위에서 d.c.인가후의 저항변화를 측정하여 Median-Time-to-Failure(MTF)를 구한 후 Black 방정식을 이용하여 activation energy를 측정하였다. Activation energy는 Cu가 1.34eV로서 가장 높게 나타났고 Au가 1.01eV, Al이 0.66eV, Ag가 0.29eV의 순으로 측정되었다. 따라서 Cu와 Au 박막배선의 경우 Al보다 electromigration에 대한 저항력이 강한 고활성화에너지 특성을 갖는 고전기전도도 재료로서 차세대 극소전자 디바이스를 위한 대체 박막배선재료로서의 가능성을 보인다.

• 대한전자공학회논문지SD
• /
• 제41권4호
• /
• pp.29-40
• /
• 2004

본 논문에서는 유한 차분 시간 영역(FDTD, Finite Differential Time Domain)법과 완전 정합층(PML, Perfectly Matched Layer) 방법을 이용하여 반도체 다층 배선이 평행하게 인접하거나, 교차하면서 인접하는 구조뿐 아니라. 평행하게 인접하면서 다른 평면상에 두 배선이 존재하는 3차원 다층 배선 구조에 대한 컴퓨터 수치 분석 방법을 보고한다. 평행한 인접 배선 구조에서는 수평 거리를 변화시키면서 출력 결과를 비교하였으며, 교차한 인접 배선 구조에서는 수직 거리를 변수로 하여 시간 영역과 주파수 영역에서의 출력 결과를 정량적으로 비교하였다. 또한, 평행하게 인접하면서 다른 평면상에 두 배선이 존재하는 3차원 다층 배선 구조에 대해서는 수평 거리와 수직 거리를 각각 변화시켜 가면서 출력되는 누화 특성을 측정하고 비교하였다.

• 한국정보통신학회논문지
• /
• 제16권12호
• /
• pp.2731-2740
• /
• 2012

ASIC(application specific integrated circuit) 과정은 칩을 제작하기 위한 다양한 기술들의 집합이다. 일반적으로 RTL 설계, 합성, 배치 및 배선, 저전력 기법, 클록 트리 합성, 및 테스트와 같은 대표적인 과정들에 대해서는 많은 연구가 진행 되었고, 지금도 많은 연구가 진행 중이다. 본 논문에서는 이러한 ASIC 방법론에서 전력 플랜과 관련하여 경험적이고 실험적인 전력 스트랩 배선(power strap routing) 방법 기법에 대해서 제안하고자 한다. 먼저 수직 VDD 및 VSS와 수평 VDD 및 VSS를 위한 스트랩의 배선을 수행하고, 이 과정에서 발생하는 문제를 해결하기 위한 기법을 제안한다. 배선 가이드를 생성해서 의도하지 않는 배선을 방지하고, 차후를 위해서 배선 가이드에 대한 정보를 저장한다. 다음으로 불필요한 전력 스트랩을 제거하고, 매크로 핀에 대해 미리 배선을 수행한다. 마지막으로 배선 가이드를 이용하여 최종적인 전력 스트랩 배선을 완료한다. 이러한 과정을 통해서 전력 스트랩이 효율적으로 배선되는 것을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.364-365
• /
• 2008

배선용 차단기(MCCB)는 신속한 고장전류 차단과 전원시스템의 안정성을 확보하기 위해 배선시스템에 폭넓게 사용되고 있다. 배선용 차단기(MCCB)는 과부하 및 단로 등의 이상 상태시 전류를 차단하는 기구로, 오작동 시에는 중대한 사고를 초래한다. 따라서 배선용 차단기에 대한 보호성능의 항상, 신뢰성의 향상의 시장요구에 부응하기 위해 본 논문에서는 소호부 형상에 따른 차단성능을 파악하고 이를 통하여 성능향상을 이루고자 3차원 유한요소 프로그램(MAX-WELL)을 이용한 자계해석을 통해 차단성능 평가를 하였다. 이를 통하여 배선용 차단기의 소호부 설계시 차단성능 검증과 제품의 소형화 및 고성능화를 이끌고자 한다.

• 대한전자공학회논문지TE
• /
• 제42권1호
• /
• pp.1-6
• /
• 2005

채널 배선은 VLSI 설계 과정중의 하나로, 글로벌 배선을 수행한 후 각 배선 영역에 할당된 네트들을 트랙에 할당하여 구체적인 네트들의 위치를 결정하는 문제이며, 네트들이 할당된 트랙의 수를 최소화하는 문제이다. 본 논문에서는 4-레이어 채널 배선 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 기존의 4-레이어 채널 배선 알고리즘과 비교, 분석하였다.